随着集成电路工艺技术的进步，集成电路的设计规模越来越大，频率越来越高,设计难度逐渐增加。其中时钟信号因为其具有最大扇出、最长......

以TSMC 40 nm工艺为基础,使用Synopsys最新布局布线工具ICCII进行时钟树综合.首先利用传统门控时钟技术来降低时钟树动态功耗,在此......

近阈值下时钟树设计包括拓扑设计和缓冲器插入。在近阈值下,由于晶体管延迟及其波动相比常电压显著增加,为了获得更高性能的时钟树......

近阈值电压下电路具有最高的能效比。然而相比于常电压,近阈值下时钟偏差会增加,此外时钟偏差的波动会变大,使电路的可靠性降低。......

集成电路产业的飞速进步,不仅带来了集成电路与芯片的功耗问题,另一方面,以智能手机、平板电脑等为代表的便携式电子设备的大量应......

在数字集成电路设计中,降低电压能够有效降低时钟树上的功耗,是实现芯片低功耗的有效手段。但当电压降低到近阈值电压附近,时钟单......

随着半导体产业与生产技术的成熟发展,及逻辑单元工艺尺寸的不断减小,数字逻辑状态维持的临界电压不断下降,由各种辐射因素带来的......

随着嵌入式系统及数字集成技术的发展,SoC技术作为一种新的引领数字集成电路技术的前沿技术在21世纪的应用越来越广泛。文章对So C......

随着VLSI集成电路技术的快速发展,设计快速、准确的GHz时钟电路CAD工具已成为21世纪集成电路物理设计的前沿课题之一,该文围绕着这......

高性能计算HPC(High Performance Computing)芯片是大型服务器和超级计算机等的关键组成部分,其对性能和功耗有着很高的要求。物理......

随着现场可编程门阵列(Field Programmable Gate Array,FPGA)被广泛应用于各个关键领域,其安全性开始受到人们的重视,引起了学术界......

随着工艺尺寸降低,芯片规模变大,电路的复杂度变得越来越高,为了满足芯片时序、功耗和面积的要求,迭代次数增加,设计周期延长。芯......

针对太赫兹人体安检仪对数据采集的精确性、实时性和同步性的要求,分析了采集系统的幅度非均匀误差、时钟抖动和采样触发抖动问题,......

【摘要】 本文介绍了一个应用于DRAM芯片的延迟时间稳定的时钟树驱动电路。所述的时钟树驱动电路采用一种随电压变化不敏感的驱动......

深亚微米工艺使得裸片(die)面积减小、芯片频率提高和成本降低，但是与此同时芯片的复杂度成指数增加，在芯片设计过程中复用多个高性......

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器.在该......

现在的芯片技术已经到达几千万晶体管数量级、七层铜互连.连线上的电容电感效应随着信号频率的上升越来越突出,互连线延迟所占的比......

随着集成电路设计、工艺技术的飞速发展以及应用市场不断增长的需求,高性能电路特别是高速、低功耗的芯片成为集成电路发展的热点.......

在当今科技高速发展的时代,集成电路制造技术正随着制造工艺特征尺寸的不断缩小和设计规模的不断增大而迅猛的发展,而能够实现上亿......

随着SoC芯片设计复杂度的日益增加，芯片内部时钟设计也越来越复杂。基于华大九天SoC时钟设计工具ClockExplorer对SoC芯片内部模块进......

提出了一种新的时钟布线算法 ,它综合了 top- down和 bottom- up两种时钟树拓扑产生方法 ,以最小时钟延时和总线长为目标 ,并把合......

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响.文中介绍了同步数字系统的组成和时钟偏移......