随着计算机系统的软硬件结构的发展，中断的概念在不断加深，处理器对于中断系统的功能需求也在不断地发生变化。另外，随着信息时代的推进，许多的领域都要求着计算机系统具备可伸缩性，即可以采用多个处理器来实现数据和信息的并行处理。如何在多处理环境中和其外部设备来进行高效的信息传递，以及有序处理各处理器间的中断，促使了中断系统的体系结构的不断发展和完善。特别是，当处理器进入了多核多线程时代和虚拟化时代后，为了更好的获取处理器性能的提升，中断系统的具体设计必须要根据处理器的体系结构的发展而进行不断的改进。　　中断处理模块的设计与实现对一款SoC芯片的性能有着十分重要的影响，对各类外设的非预期事件的处理和协调则直接影响了整个SoC系统运作的流畅性和合理性。高效而符合逻辑的中断处理流程将大大的提高系统的整体性能，并提升CPU对正常事件和中断事件处理的协调性，保证系统处理结果的正确性。　　但是，中断处理模块的开发依然存在一定的问题和难关:该采用何种优先级排队方式，才能根据中断的轻重缓急及其对芯片正常工作的影响程度合理有序的处理各类中断;中断服务程序有不断简练和优化的需要;如何根据不同的芯片内部构造，选择最优的中断系统工作方式组合等等。　　本课题基于一款SoC芯片，主要对中断处理模块进行了以下几个方面的研究:　　(1)准确判断中断源的优先级，并按优先权的高低决定中断响应的顺序。　　(2)开发正确而全面的中断服务程序。　　(3)各种可配置中断处理方式（优先权设置方式、结束中断处理方式、屏蔽中断源方式、中断触发方式等）适应的情况、使用条件及其对系统运作及芯片整体性能的影响。