在高性能超标量处理器中,通过不断的提高并行取指和并行执行来提高处理器的性能已经变得相当复杂,而且程序的控制和数据相关性也使得处理器带宽提高受到很大的阻碍.踪迹处理器以踪迹作为其基本处理单位,采用多处理单元PE结构并行工作,并在其基础上利用前瞻技术削弱控制相关和数据相关的影响,能够在获得很快的时钟频率的同时获得很高的执行带宽IPC.踪迹处理器的前端,通过踪迹缓存,路径预测器以及值预测部件等为多PE后端提供踪迹序列化的高带宽、低延迟的指令流.同时多线程技术以指令发射槽的并行粒度加速多个线程的执行,最大化的利用处理器资源,提高处理器的总体性能.该文结合踪迹处理器和同时多线程技术各自的优点和彼此的互补性,提出一种新型的下一代高性能处理器体系结构——同时多线程踪迹处理器.并为此做了两部分工作,1:设计并实现踪迹处理器前端各功能部件,主要包括踪迹缓存,基于路径的踪迹预测器和值预测器,2:作为扩展,在踪迹处理器上实现了同时多线程和踪迹预构机制.该文首先概要的描述踪迹处理器整体体系结构及其特征,然后详细分析涉及踪迹处理器前端的各个功能部件在以踪迹作为基本处理单位的踪迹处理器中的组成、结构、特征以及相互依赖和协作关系,并详细描述了踪迹处理器中针对提高踪迹缓存命中率的踪迹预构机制和针对多线程并行、资源共享的同时多线程机制.最后在当今处理器研究领域流行的软件模拟器MASE上实现踪迹处理器及其扩展,通过实验模拟分析踪迹处理器前端各功能部件以及扩展的特征和性能潜力.