论文部分内容阅读
本文采用了特许0.35μmRFCMOS工艺设计了应用于HiperLAN2标准5.15-5.35GHz频段的整数N频率综合器。集成电感电容压控振荡器采用片上螺旋电感与增强型MOS变容管，调节范围达到10.8％。反馈环路中的预分频器采用相位开关技术消除了高频下分频比改变时产生的毛刺。电荷泵采用伪通路抑制控制电路开关引起的电流源电荷预分配效应。参考频率12MHz，实现分频比为422-452，步进为2，则整个频率综合器频率输出范围为5.064G-5.424GHz，步进24MHz。晶体管级仿真结果显示频率综合器的锁定时间为28us，频率切换时间为22us，功耗70.2mW，其中VCO消耗20.6mW，预分频器40mW，可编程除法器7.8mW，鉴频鉴相器0.8mW，电荷泵1mW。综合频率5.232GHz时的相位噪声为-107dbc/Hz@1MHz。版图面积为825um×710um。