占空度相关硕士博士期刊学术论文

为了满足ASIC设计中时间进度上的要求,许多工程师都采用了锁相环(PLL).PLL具有一些人们所希望的特性,包括时钟倍频能力、时钟占空......