时钟在现代电路系统中扮演着非常重要的角色,时钟源(频率源)是通信系统、测试仪器等电子系统实现高性能指标的关键。随着通信技术的不断向高频迈进,对时钟频率的要求越来越高；同时,软件无线电等应用对时钟的可调节范围也提出了很高的要求。在大规模集成电路的设计中,超高速宽调频范围的时钟系统设计已成为研究热点和难点。 本文在研究分析国内外频率合成器研究动态的基础上,设计了适应超高频率工作环境、调频范围2GHz-4GHz的频率合成器。本次设计的频率合成器采用锁相法来实现,电路结构采用当前锁相坏的主流结构-数模混合的电荷泵锁相环结构。由于环路中压控振荡器的频率调节范围大小直接决定了锁相环频率合成器的频率覆盖范围,本次设计在综合比较了各种压控振荡器的实现方法后,采用三级环形压控振荡器结构,并采用调节尾电流改变延时的单元结构作为压控振荡器的基本单元,系统具有良好的线性度、宽的线性调节范围以及高的工作频率。分频器采用可以工作在超高频的D触发器结构,并设计了具有大调节范围分频系数的可编程分频器。鉴频鉴相器采用传统的与非门置清零端的系统结构,电荷泵则采用了简单的差分对输入单端输出的结构,系统采用二阶低通滤波器来抑制信号的抖动。 本次设计采用JAZZ公司0.18umCMOS工艺实现。后仿真结果表明,系统各模块功能都能满足设计要求,工作的最高频率在4.4GHz,调节步长为400MHz。其中压控振荡器模块能够覆盖2GHz到4.65GHz的频率调节范围,相位噪声低于-95 dBc/Hz@10MHz。系统功耗约为50mW。