随着ASIC芯片复杂度的增加，验证在ASIC设计中起着至关重要的作用。在众多的验证方法中，采用基于FPGA原型验证可实现ASIC芯片的软件与硬件协同验证，缩短了芯片设计开发周期，提高验证效率。　　 由于ASIC与FPGA两者物理结构上的异同，使得FPGA并不能完全再现ASIC设计，出现了ASIC代码和FPGA代码不兼容性问题。本文以解决原型验证过程中代码兼容性问题为主线，详细研究了IP核移植技术。首先简要介绍了本次设计开发的64位RISC微处理器的体系架构。紧接着介绍了原型验证平台搭建情况。随后简要描述了FPGA原型验证的流程。　　 最后着重针对FPGA原型验证时，出现的IP核移植这一首要问题，归纳出三种常需要移植的IP核，总结并概括一般情况下将ASIC设计转到FPGA时，IP核移植的十个步骤，并对其中的重点步骤进行了分析。结合所承担的“64位RISC微处理器开发”项目，详细论述了项目中存储单元移植时外围时序控制电路的实现和时钟单元的移植过程，并对存储单元移植时所采用的两种方法进行了分析与比较。并给出最终移植后的时序效果图，说明采用此IP核移植技术能成功完成FPGA原型验证。