如今嵌入式系统应用是越来越广泛，嵌入式设备因嵌入式软件问题出现故障的比例也越来越高，为了保证嵌入式设备的可靠工作就必须对嵌入式软件进行测试。在测试过程中，为了实现高精度的时序控制和反馈数据采集，最重要的就是要开发嵌入式测试系统时序控制器。　　所研制的嵌入式测试系统时序控制器主要包含两大部分:硬件电路和控制软件。硬件电路是以FPGA为核心芯片，外加多种接口电路构成。外围接口电路主要包括RS422接口电路、LVDS接口电路、高速串行接口电路和USB3.0接口电路等。为了实现对被测系统软件接口的数据注入，需要时序控制器具有可配置的数据生成能力和时序控制能力，使用硬件描述语言编写了具有可配置功能的控制模块:　　1、设计了定时任务触发模块，可以在配置的时间点处产生中断信号、接口启动信号和触发任务号，实现接口之间的时序控制并能通知处理器调度相应任务执行;　　2、可配置数字量输出模块可以根据配置数据生成特定的时序脉冲信号;　　3、可配置的串行数据接口可以生成满足测试需求的数据包。　　4、针对测试过程中需要对被测设备的某些高速反馈数据进行采集这一问题，设计了最新一代的USB3.0数据采集接口，该接口的理论最大有效数据传输速率为400MByte/s，实测数据传输速率达到了100MByte/s。　　通过对FPGA的结构和开发原理的分析，重点阐述了自上向下的设计思想。所设计的硬件电路通过硬件调试，能够正常工作，完全满足各接口电路的电气标准，为软件的运行提供了很好的硬件平台。对时序控制器中的关键技术进行了深入分析和研究，并通过时序仿真和板级测试对各主要功能模块加以完善和验证，最终使所设计的时序控制器达到了预期要求。