本论文采用基于片上可编程系统(SOPC)的NiosⅡ嵌入式处理器实现中国数字电视地面传输标准接收机同步系统。以Stratix系列的EP1S80F1020C5 FPGA(现场可编程门阵列)为基础构建了硬件处理平台,完成了整个系统同步的硬件设计。本文首先概述了数字电视的国内外发展现状,再介绍了数字电视国家标准发射端系统的整体结构以及接收机系统整体架构。重点介绍了数字电视国家标准接收机同步算法和基于Nios II的FPGA结构设计,并根据数字电视国家标准信号帧的结构特点分析了包括频率同步、采样同步和符号同步在内的时域同步算法,提出了相位匹配处理模式;同时介绍了残余频偏校正的原理和硬件设计。本文还详细地介绍了同步系统通用算法的软硬件设计。得出了基于SPW(信号处理工作站)的接收机同步系统的硬件仿真设计结果和整个接收机同步系统的片上调试结果。本文所完成的主要工作有:1.阅读相关文献资料,掌握中国数字电视地面传输标准的整体结构和原理。2.完成了数字电视国家标准接收机同步系统基于SOPC的NiosⅡ嵌入式处理器软核设计,包括符号同步、采样同步和频率同步算法以及高速乘法器的硬件设计和优化。完成了残余频偏校正的算法设计和硬件设计。3.完成了数字电视国家标准接收机同步系统的SPW硬件仿真平台的搭建以及功能仿真、分析和验证。4.完成了整个同步系统的片上调试工作。