随着CMOS工艺的不断发展，集成电路规模亦同步增长，传统二维芯片电路结构导致的诸多弊端逐渐凸现，包括:(1)长互连线的延时;(2)时钟同步困难;(3)电源网络的电压降(IR Drop)等问题，迫切需要引入新型工艺、新型体系结构来突破传统二维芯片在容量、速度和功耗等方面的发展“瓶颈”。　　三维集成技术以现有CMOS工艺为基础，采用穿透硅通孔(Through SiliconVia，TSV)工艺，将多层平面器件垂直堆叠起来，是最有潜力且现实可行的下一代吉规模芯片的解决方案。TSV作为信号传播路径，对三维集成电路性能具有重要影响，为保证系统性能，需要对TSV的电学模型进行研究。　　本文基于准静态场分布假设，建立了单圆柱型TSV、双圆柱型TSV的电参数的解析模型。并通过场分析工具研究了结构尺寸及加载信号频率对以上两种TSV模型的电参数影响。　　基于以上解析模型，本文研究了TSV排列方式对信号传输衰减及带宽的影响，最后分析了不同排布方式下的TSV互连结构单位面积带宽。研究结果显示，较小尺寸的双线型是圆柱TSV结构的最佳互连方式。　　本文利用场分析方法对传统SU-8型和采用新型低K技术的Air-gap型同轴TSV建模，给出了一种统一的同轴型TSV的RLGC参数解析表达式，还分析了同轴型TSV信号衰减与结构尺寸及频率之间的关系。研究结果显示:与双线型圆柱TSV相比，同轴结构的单位面积带宽高出一个数量级。而采用低K的Air-gap技术可将传统SU-8型同轴TSV的单位面积带宽提升约2.5倍。　　绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。本文针对以上两种典型缺陷建立了TSV缺陷模型，研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系，并提出了一种基于TSV端电压的缺陷检测方法。同时，设计了一种可同时检测以上两种缺陷的自测试及冗余修复电路。最后分析了采用检测和修复方法对三维芯片的互连延时、成品率及面积开销的影响。