作为SoC性能、能耗和成本的主要瓶颈，存储子系统设计一直是SoC研究的热点。业界通常采用高速片上存储器弥补片外存储器和处理器内核的速度差，并降低系统能耗。在片上存储器中，Cache具有硬件自动管理，性能优化显著等优点，但其高能耗、占用芯片面积大，程序执行时间不可预知等缺点限制了其在嵌入式系统中的应用。而片上存储器的另一种形式，SPM在能耗、面积上有较大优势，但需软件显式管理。由于Cache和SPM各具优势且存在互补性，两者共存架构是SoC片上存储子系统发展的趋势。　　 本文将降低数据Cache缺失作为研究重点。采用虚存管理的思想，通过优化算法将容易频繁引起冲突的数据段动态重映射到SPM，从而降低Cache的冲突，进而减少访外存的次数，最终降低了系统能耗。本文的主要工作包括：第一，为了系统评估本研究所提出的机制与策略，建立了基于SystemC的时钟周期精确的系统性能及能耗高层模型。第二，为了提升SPM的利用率，本文在传统MMU页大小的基础上，通过修改TLB扩展支持256Byte、512Byte大小的微页，以控制动态存储管理的最小可控粒度。第三，通过时隙Cache冲突图的引入，并对其进行数学建模以描述各节点间的权重分布，在建立系统能耗模型的基础上，采用整数非线性规划求得整体能耗收益最优时每个节点的状态。第四，通过动态修改MMU贞表并利用专用DMA以贞为单位完成对SPM内容的动态换入换出，从而将某时隙内频繁引起数据Cache缺失的页重定位到SPM，而在其他时隙中将其换出，最终从整体上增大SPM的利用率，进一步优化了系统的能耗与性能。　　 本文的主要创新点包括：　　 (1)提出了基于时隙的Cache冲突图。通过引入Cache冲突的时间维，更加精确描述了程序运行时的访存动态特性，增大了能耗最优解的搜寻空间。　　 (2)利用虚存管理思想，通过动态修改页表项并使用专用DMA，将容易引起数据Cache冲突的页重定位于SPM，并利用MMU实现CPU对连续虚拟地址的原程序映像的无缝访问，完成对程序非侵入式的优化。　　 (3)引入MMU虚存管理的机制并通过时隙控制，对全部程序数据段优化，包括全局数据、栈数据、堆数据和指令段中的常量池数据。解决了很多基于静态SPM研究所难以解决的堆数据、栈数据的优化问题。　　 由最终15个基准测试程序的实验分析可以看出，本研究提出的动态存储布局优化技术，在4K数据Cache加4K SPM的配置下，与8K直接关联的Cache相比，最大降低49.86％的系统能耗、提升17.38%的系统性能，平均降低26.25%的系统能耗、提升7.48%的系统性能。