随着计算机和通信技术的飞速发展,诸多领域都需要高速DAC完成关键的数模转换。针对高速应用,本文系统地分析了DAC的系统构成,误差来源以及工作原理。基于国内代工厂的65nm CMOS工艺,设计了10位分段式、工作频率在2GS/s的CMOS电流舵型DAC IP,并进行了流片测试。　　本研究在系统设计方面,折衷考虑了电流舵型DAC的设计复杂度和性能,选择了4-6的分段结构,低四位采用二进制码,高六位采用温度码结构。考虑到系统的随机误差,通过Monte Carlo仿真确定了电流航型DAC所用电流源尺寸的大小。为了消除电流源阵列的系统误差,提出了一种新型电流源阵列的排序方案。在电路设计方面,为了满足电流舵型DAC对电流源输出电阻的要求以及降低开关控制信号对电流源漏极的扰动,电流源采用共源共栅结构。在开关前设置了降摆幅,高交叉点的锁存器电路,减小开关控制信号造成的动态误差。采用了基于高增益运放的电压。电流转换器,为电流舵型DAC提供精确的偏置工作。温度码译码器采用行列译码以及本地译码器来构成,减小了译码器的复杂程度,提高了译码速度。在版图设计方面,隔离和匹配是主要问题。采取增加保护环的措施使得数字模块和模拟模块相互隔离,应用多电源系统使得数字模块和模拟模块的电源和地系统相互独立,从而减小数字模块和模拟模块之间的相互干扰。采用增加Dummy管,使得版图中相应模块所处环境尽可能相同。在版图布局中,布线长度尽可能完全相同,消除线上不同的延迟。流片后测试,由于引脚过多,分别采用了CQFP80和QFN64对DAC的高六位和低六位进行了封装。测试结果显示DAC在采样率2GS/s下DNL和INL达到了0.03LSB和0.04LSB;采样频率为1GS/s时,有效位数为5.9位。