碳化硅肖特基势垒二极管是应用于商业市场的第一个SiC功率器件，在高温应用方面具有很好的前景。由于自热效应导致器件内部温度比环境温度高，从而影响了器件的电学特性。而且为了让4H-SiC SBD更好地工作在高温环境中，芯片产生的热量能很快地传导到环境中，以防芯片温升太高，超过器件的耐温极限，就要从器件封装的热性能上着手，选择良好的封装结构及材料，来最小化封装热传导路径中的热阻以提高器件工作的最高结温。本论文通过数值模拟的方法，研究了自热效应对4H-SiC肖特基势垒二极管电学特性的影响，同时对器件封装的热特性也进行了较为深入的研究，主要工作和研究成果如下：　　 1.研究了环境温度300K时，正向偏压下，自热效应对器件晶格温度分布的影响。结果显示，器件晶格温度的最高点在肖特基接触附近，而且当正向偏压从2V到SV变化时，器件的晶格温度分布梯度随之变大。　　 2.研究了自热效应对器件I-V特性的影响。正向特性中，环境温度300K时，当电流密度比较低于20A/cm2时，相同正向电压下的电流密度比无自热效应时高，但当电流密度高于20A/cm2时，相同正向电压下的电流密度比无自热效应时低。反向特性中，在相同环境温度下，自热效应对反向特性几乎没有影响，但随着温度的上升，器件的反向漏电流变大。反向恢复特性中，自热效应对器件的反向恢复时间几乎没有影响，但随着环境温度不断升高，器件的反向峰值电流随之有所变大。　　 3.选择了一种传统的引线键合封装结构来进行热特性分析，其结构主要由芯片，粘结层，基板（或衬底）三部分组成。通过ANSYS软件建模仿真，研究了基板厚度和粘结层材料及厚度对芯片温场分布的影响。分析结果表明，DBC基板的最佳厚度应介于1～1.2mm之间，粘结层材料热导率越高，厚度越薄，对散热越有利。研究了不同耗散功率和不同环境温度下芯片封装的温场分布，发现随着耗散功率变大和环境温度的升高，芯片的最高温度呈线性增加。相对于传统的引线键合封装结构，一种新颖的平面封装结构不仅能够减小电阻，电感等寄生效应，而且相对于传统的封装结构，最大的优点是能够使芯片两面散热。仿真验证了平面封装的优势后，对其工艺步骤做了的简单介绍。