论文部分内容阅读
随着现场可编程门阵列(Field-Programmable Gate Arrays，FPGA)器件逐渐向大容量、高复杂度等方向发展，采用FPGA进行原型设计时，对其可观察性和调试速度提出了更高的要求，这使得FPGA调试方法及工具面临着更大的挑战。本文基于自主研发的“慧芯”系列FPGA芯片，完成了FPGA在线调试工具一嵌入式逻辑分析仪的系统设计与验证。 本文研发的嵌入式逻辑分析仪系统具有很强的可配置性，支持多种采样宽度、采样深度以及触发位置，同时支持触发条件的在线动态配置;提供了图形化界面方便用户进行IP核参数配置，实现了IP核自动插入;通过建立资源和性能评估模型，在编译前预先估计出IP核的资源使用量和性能，以指导用户进行合理参数设置，减少编译失败次数。本文设计的嵌入式逻辑分析仪实现了商业工具SignalTap的大部分功能，在性能大体一致的情况下，具有更小的面积优势。同时，通过时序分析和优化，使得IP核性能提升了28.8％。此外，针对设计中多级LUT级联导致的性能降低问题，提出了一种级联可拆分LUT结构。通过MCNC测试电路集的评估，结果表明采用该LUT结构映射时，电路的性能平均提升了7％，同时面积平均降低了13％。 其次，完成了嵌入式逻辑分析仪系统中PC机、下载线缆以及JTAG三者的接口设计，实现了在线配置信号的发送以及采样回读数据的解析。此外，嵌入式逻辑分析仪系统作为一种调试工具，对其本身的可靠性和稳定性具有更高的要求。本文采用自底向上的测试方法，完成了系统的全面测试。为了减少多次回归测试所耗费的时间和人力，利用脚本和自动测试软件搭建了自动化测试平台。采用单元级仿真以及整体IP核仿真使得测试通过率从58％增加到100％;板级测试完成了53000次的基本测试和13个电路的扩展测试。