FPGA/CPLD(现场可编程门阵列/复杂可编程逻辑器件)、DSP(数字信号处理器)和微处理器被称为未来数字电路系统的3块基石。微处理器,特别是嵌入式微处理器的设计实现以其低功耗、高性能的特征发展迅速。精简指令集微处理器(RISC CPU)作为嵌入式系统业已成为SOPC(可编程片上系统)研究与开发的技术热点。　　本文用VHDL语言设计了一个基于FPGA的16位精简指令集微处理器,具体研究工作包括硬件描述语言VHDL及微处理器设计理论的学习,并在此基础上按照自顶向下的设计原则完成了微处理器的系统级设计、微处理器各模块算法级设计及RTL级设计,并对微处理器的RTL级代码进行了软件仿真及硬件FPGA验证。针对嵌入式微处理器的特点,在设计中采用了先进的哈佛总线结构,嵌入了快速的硬件乘法器和除法器,集成了一个256byte的内部数据存储器RAM,用硬布线逻辑方法设计快速的控制器,具有较强的中断和异常处理能力。　　本文的微处理器设计实现了系统级设计的所有功能,并且其性能也在EDA软件平台及FPGA硬件平台上得到验证。通过本文的研究,为日后进行更大规模更强性能的微处理器设计打下了良好的基础,也可为其他设计提供有益的参考。