本文首先探讨了可测性设计(DFT)方法及ADC内建自测试(BIST)的常见结构框架，然后在此基础上提出了本文所采用的基于直方图的内建自测试结构。此结构充分利用了SoC系统通常包括处理器和DAC等片上资源，通过对这些片上资源的有效使用来使整个BIST结构变得简单，而且不另占太多SoC系统的面积，更重要的是这种重复使用可以有效的降低成本。此外，这种BIST结构具有很好的可重配置性和可移植性。为了应对各种不同ADC的测试，可以通过更改相应的特殊状态寄存器来更改待测ADC的精度及采样频率，而硬件部分只需要添加相应的ADC及DAC驱动即可，实现了可重配置性和可移植性。　　 本文利用了FPGA及12位DAC和8位ADC芯片来验证本文所提出来的BIST结构，主要数字模块包括处理器、存储器、波形生成控制器及波形发生器等都在FPGA内实现，而DAC及ADC都放在FPGA片外。实验结果表明，这种BIST可以有效的测试ADC的静态参数。