静态随机存储器（Static Random-Access Memory,SRAM）,在便携式移动电子设备、可穿戴电子设备以及片上系统（Systems On Chip,SOC）等嵌入式产品中扮演了重要的角色。目前芯片制造工艺不断发展,嵌入式芯片的工作带宽、功耗、面积和速度等性能指标也日益严苛。Fin FET工艺逐渐取代传统平面CMOS工艺,成为了目前主流的先进芯片制造工艺。为了满足目前嵌入式芯片的设计需求,对嵌入式SRAM设计在Fin FET工艺下展开进一步研究具有重大的理论和实践意义。本文研究了高性能低功耗嵌入式SRAM的设计方法,并分析了目前国内外双端口SRAM的主要设计方案,针对现有设计方案中存在的问题,研究提出了一套可行的高性能低功耗嵌入式两端口SRAM方案。在TSMC 7nm Fin FET工艺下,完成了一块容量为32-kb,数据位宽为256位,一读一写两端口SRAM（1R1W 2P-SRAM）的电路及版图设计。主要工作内容和成果包括:1.针对双端口SRAM的研究现状,提出采用单端6T型存储单元来实现嵌入式两端口SRAM设计,整体设计相比传统的双端口SRAM拥有更高的密度、更好的读写性能以及较低的泄漏功耗。2.添加复制阵列,设计数据读写操作的跟踪和自定时电路,实现先读后写的两端口SRAM工作时序;设计电压锁存型灵敏放大器的自时序控制电路,提升SRAM的数据读操作速度和稳定性;设计高性能低功耗的字线译码及驱动电路,降低字线功耗并提升SRAM的读写稳定性。3.使用Virtuoso、Finesim等EDA工具完成了对目标SRAM各模块电路的设计并执行功能性仿真验证,对电路版图进行寄生参数提取,执行后仿真验证、工作频率分析和功耗分析等。本文提出的两端口SRAM芯片版图面积约为4125.96μ8)2,相对于同等工艺下使用8T型存储单元其整体面积可以节省至少约30%。经过仿真分析,在电压0.9 V、温度100℃工作环境下,该两端口SRAM工作频率可以达到2.5 GHz。功耗方面,在电压0.75 V、温度25℃工作环境下,静态功耗达到8.9μW。动态功耗中写功耗约为10.7 m W/GHz,读功耗约为13.92 m W/GHz,一读一写功耗约为17.31 m W/GHz。访问速度上,在0.65 V工作电压下最大的读取时间不超过500 ps。从仿真数据整体结果分析,本文设计实现了高性能低功耗两端口SRAM的各项设计目标。