物理不可克隆函数(PUF)是一种新颖的从复杂物理系统中提取“秘密”的技术方法，有望在移动设备身份鉴别、密钥的生成和存储等诸多领域得到广泛应用。本项研究的目的就是在现有的集成电路加工工艺下，提出一种新型的PUF电路，支持现今快速发展的移动计算等领域中的安全应用。　　 硅PUF电路利用硅的物理特征和IC加工工艺的变化性，唯一表征每一块硅芯片。精确的对IC加工工艺的变化性进行拷贝、建模以及控制，实际上是不可能的，因此PUF电路不仅使得芯片具有唯一性，而且还可以有效的防止芯片被克隆。但是，现有的PUF电路仅考虑了片上逻辑器件延时，而忽视了已经作为时序模型主导因素的全局互连延时，不符合物理电路的实际。而且由于缺乏有效的随机仿真方法，这些芯片都是流片后验证的。为此，我们在现有的仲裁型硅PUF电路的基础上，考虑到IC加工工艺的变化性并结合互连延时模型，提出了一种新的增强式的PUF，以有助于提高PUF电路抵御侵入式攻击的能力，同时利用随机掺杂涨落模型和互连延时随机变化性支持对PUF的随机仿真。　　 本文的主要研究内容包括：(1)分析了已有的仲裁型硅PUF电路设计方案，并对PUF电路的数据选择单元和仲裁器进行了重新设计，优化了面积，提高了仲裁时间分辨率。(2)利用65nm CMOS制造工艺下的随机掺杂涨落(RDF)模型，建立起逻辑器件的随机延时模型。(3)利用全局互连延时特征并考虑工艺变化性，建立起了全局互连线随机延时模型。(4)通过修改台积电(TSMC)的65nm低K电介质工艺器件模型参数，在Synopsys Hspice C-2010模拟设计平台上，完成了全局互连式PUF电路的仿真分析。　　 实验结果显示全局互连式PUF电路的片间差异和片内差异分别为48.13％和3.4％，与现有的基于逻辑器件延时的PUF电路相比，片间差异增加3.20％，表明其有更好的唯一性；但因引入互连延时使得片内鉴别可靠性略有降低，即片内差异增加了0.6％。而128位PUF电路的假阳性和假阴性，与现有的流片后PUF电路的测试结果一致。　　 本文提出的PUF电路是首次利用全局互连线实现的一种增强式的新的硅PUF电路。实验结果表明所设计的PUF电路是可行的，有望应用于移动计算身份鉴别、核心芯片防护等安全领域中。