多媒体技术在人们的生活中应用的越来越广泛，随着互联网的快速发展，多媒体通信更是成为人们必不可少的需求。在技术发展的驱动下，视频应用从计算机和机顶盒发展到PDA和PPC、智能手机等，这时由于处理器的限制，达到实时性的要求就对视频压缩编码技术提出了更高的挑战。国际视频编码标准促进了编码的应用普及，而国际视频编码标准中开放的关键算法决定了视频编码的性能。作为视频压缩编码中运算量最大也最重要的部分--运动估计，就成为了实时性要求的瓶颈所在，也是视频编码中的一个重要研究方向。 本文的目的是基于FPGA设计一种高速低I/O带宽的新结构的运动估计算法。全篇首先介绍了视频压缩技术以及视频压缩标准的发展进程，详细讨论了块匹配运动估计的原理和性能指标。然后介绍了经典的全搜索运动估计算法和各种快速搜索算法例如三步搜索算法、钻石搜索法、二维搜索法等，并对他们的性能和特点做了比较分析，并讨论了快速搜索算法容易陷入局部最优解的情况。然后详细列举了现在各种算法经典的硬件结构及相应的数据流，并对其中典型的1-D脉动结构、2-D脉动结构和树形结构做了重点分析比较，主要是针对硬件资源、运算的速度、硬件的I/O端口数。在上述的分析基础上，本文详细阐述了参考帧搜索区域各个参考块之间的数据交叠以及可利用性，针对这个特点，提出了新的数据流，能够大量减少数据的存取率，并且提出配套的新的硬件结构，通过串行输入、并行输出的流水线结构，实现了减小I/O带宽需求和提高计算吞吐率。然后本文根据FPGA模块化的设计方法，首先对实现全搜索算法的运动估计模块的各个功能子模块进行了详细的划分，并且完成了它们的Verilog HDL设计、及仿真验证，然后将这些功能子模块组合起来，对整个运动估计模块进行了仿真测试。通过对时序仿真波形及实验中得到的数据进行分析，可以证明本文设计的基于FPGA的运动估计模块工作正常，能够实现全搜索运动估计算法并输出正确的运动估计结果。