快速傅立叶变换(FFT)作为数字信号处理领域的核心算法之一，在现代数字信号处理的各个领域有着极为广泛的应用。随着宽带OFDM系统，ADSL调制器，数字电视，雷达及声纳信号处理系统的应用发展，FFT处理器已经成为这些数字信号处理系统的关键模块之一，因此大点数、高速、高精度FFT芯片的设计技术具有重要研究价值。 本文在分析各种算法特点后，选择时间抽取(DIT)基。2算法作为芯片的实现算法。另外，IEEE754单精度浮点数据格式可以满足高精度以及大动态范围的要求，因此选择它作为本次设计中数据的标准格式。按照运算流图设计合理的数据存取方案并进行系统划分。整个系统被划分为：蝶形运算单元、系统控制器、运算数据存储与寻址系统、旋转因子存储与寻址系统以及数据总线选择器等。 在高性能的设计要求下，本文又对系统的结构进行了进一步的研究改进。首先，在乘法器设计时使用树型结构代替原先的阵列式结构，并通过改进的Booth编码减少部分积的个数，有效的减小了延时和面积；另外，本文通过对旋转因子规律的分析提出了系统整体结构的改进方案：将蝶形运算单元拆分为乘法器组和加法器组，并通过控制的改进以及一些辅助逻辑的设计使得无需进行乘法运算的前两级蝶形变换只完成加法，从而提高FFT处理系统的效率。 结构改进完成后，使用Verilog HDL对系统进行了RTL级设计，并选用Altera 的DE2开发板作为FPGA验证平台对FFT处理器进行了功能验证，结果表明系统功能正确且运算精度比较高。随后，本文基于TSMC0.18μm CMOS标准单元库，使用Synopsys系列工具VCS、Design Compiler以及Apollo完成了FFT处理器的芯片设计，仿真结果表明：1、芯片可以稳定的工作在200MHz时钟频率下；2、结构改进后的系统完成一次1024点浮点复数(64位)FFT运算在26gs以内，比改进前减少了1μs；3、芯片规模减少了12万门。以上几项结果显示本次设计完全达到预期目标。