基准电压源广泛应用于各种模拟与混合电路如ADC和DAC中，其性能直接影响整个系统的精度和稳定性。目前，CMOS工艺以其功耗低、集成密度高等优点，已经成为了主流工艺。而随着手提便携式产品的迅速发展，低压低功耗已成为了当前集成电路发展的重要研究方向。基于这样的背景，本文以低压高精度CMOS带隙基准作为研究对象。 本文首先在分析带隙基准电路的基本构成原理的基础上，分析和总结了带隙基准电路的研究现状和发展趋势。 传统带隙基准电路由于受运算放大器的输入共模电压的限制，难于工作在低电源电压，针对这一缺点，本文采用分压的方法降低电路的输入共模电压，设计了一种采用电流模式的低压带隙基准电路，基于上华(CSMC)0.6μm CMOS工艺的HSPICE仿真表明，电路可工作于1.4V～1.5V的低电压下，温度系数约为10ppm/℃，PSRR约为67dB。在此基础上，为进一步提高电路性能，本文分析了曲率补偿的原理，完成低压曲率补偿带隙基准的设计，并改进了电路的设计，仿真表明，该电路的最低工作电压为1.2V～1.3V，温度系数低于1ppm/℃，PSRR高达92dB，具有良好的温度特性和电压特性。 为了验证设计的正确性，本文采用华润上华(CSMC)0.6μtm CMOS工艺对所设计的电路进行版图设计和流片验证，然后对电路性能进行了细致的测量。测量表明，电路的最低工作电压为1.4V～1.5V，比传统带隙基准电路最低工作电压降低了0.3V～0.4V左右。温度系数为25ppm～80ppm/℃，PSRR为44～53dB，在不做微调(trimming)的前提下，达到了预期的设计指标。普遍测量的精度只有9％；若将精度控制在4％，则良率只有50～60％。通过对各种误差源进行测量分析，得出运放的随机失调是电路的最主要误差源。由此分析了失调的来源，并讨论了降低失调的各种解决方案，并在此基础上，进行了新一轮的版图流片，研究验证这些解决方案对电路性能的改进。 为最终消除失调，进一步提高精度，分别从时域和频域分析了斩波调制的原理，并设计了斩波稳定的低压带隙基准电路，仿真表明电路精度比不带斩波稳定的电路提高37倍。