空间辐射在组合逻辑电路中引起的软错误作为一种微电子设备的失效源，随着工艺尺寸缩小变得日益严重，所以精确、快速衡量组合逻辑电路的软错误率SER(Soft Error Rate)及电路加固技术成为研究热点，本文主要研究组合逻辑电路SER分析与抗软错误优化技术，开发一种面向标准单元设计流程的组合电路SER分析及电路加固方法，适用于组合电路及时序逻辑的组合部分。　　针对组合逻辑标准单元，通过粒子注入SPICE仿真建立了逻辑单元软错误生成模型，结合电路网表分析及组合电路软错误传输模型，采用概率统计的方法求得电路的整体SER及节点敏感度，其中软错误传输模型完整地考虑了三种组合电路特有的软错误屏蔽效果。另外对于组合逻辑电路中的软延迟错误，通过建立分析模型对其进行了定性的描述。　　对于组合电路SER分析模型计算结果，将其应用到基于门级尺寸选取(Gate Resizing)、部分复制(Partial Duplication)的电路级加固方法中，并采用两种算法分别实现电路抗软错误优化。　　利用本方法对ISCAS`85 Benchmark电路进行分析实验，结果表明，与同类文献相比，文中的方法得到了合理的实验数据，特别是优化算法，其运行速度很快，在引入较小面积、时序开销的前提下，取得很好的加固效果。