随着半导体制造工艺进入深亚微米时代，将开关电源集成到SoC内部将成为未来集成电路设计的主流。由于模拟电源的特征尺寸无法随着工艺尺寸的减小而减小，同时，低频数字电源仍然需要很大的片外电感与电容，因此，数字化高频化俨然成为当今开关电源领域的研究热点。　　本文设计一款高频BUCK型开关电源数字PWM控制器。一方面，论文完成了基于FPGA的系统设计与实物验证，其中，数字脉宽调制器(DigitalPulseWidthModulation,DPWM)采用二阶∑-△调制器与计数器相结合的全数字实现结构，配合以控制算法、模数转换器(AnalogtoDigitalConverter,ADC)模块以及拓扑电路构成整个闭环系统。另一方面，基于计数器结构的DPWM存在功耗大的缺点，不适合进行高频数字电源的ASIC设计，因此，论文提出基于二阶∑-△调制技术和模拟延迟锁定环(DelayLockLoop，DLL)技术的DPWM实现方案，其中，模拟DLL技术将DPWM工作频率降低至开关频率，大幅度降低了DPWM模块的功耗，同时，输出时钟相位差不受工艺、电压以及温度(ProcessVoltageandTemperature，PVT)的影响，保证PWM的调节线性度为1;模拟DLL为该结构DPWM设计的关键点与难点，本文将单独基于Charter0.18μm工艺对其进行流片验证。　　在输入电压3.3V、开关频率20MHz、电感值471nH和电容值27nF的测试条件下，系统满足输出电压1.8V，额定负载电流500mA以及2％～4％的输出电压纹波要求。模拟DLL流片结果显示其锁定范围为5MHz～20MHz，锁定时间小于14μs，稳定后参考时钟与反馈时钟的相位差小于2ns。