本文分析了TD-SCDMA的物理层结构,研究了TD-SCDMA系统下行从符号级数据到码片级数据的处理过程,重点研究了符号级数据的码片级处理以及天线加权形成IQ数据的过程,并根据TD-SCDMA协议3GPP TS 25.223 V8.1.0研究了其在FPGA上的实现方法:利用FPGA查找表结构实现常规时隙数据域中符号级数据的数据调制、扩频、加扰;利用FPGA内RAM读写循环的特性实现训练序列的移位;利用FPGA查找表实现训练序列以及下行导频时隙数据的加权;利用FPGA内DSP资源实现码片数据的天线加权及不同物理码道合成。设计中充分发挥了FPGA的资源优势,利用其查找表、RAM、DSP资源,使该芯片具有在使用不同的扩频因子情况下在不同的码道上同时具有QPSK、16QAM、64QAM调制方式的功能,最终经过天线加权及码道合成形成天线口的IQ数据。整个TD-SCDMA下行码片级处理电路各个模块的RTL级代码用Verilog HDL编写,并在Xilinx公司的芯片上通过了综合后的仿真验证,整个系统在实现后通过了板级验证和基站NodeB环境下使用TD-SCDMA终端的验证。所有测试结果均表明,本设计能正确地运行,其处理性能完全满足商用要求。