论文部分内容阅读
可重构计算作为一种新兴的计算模式,已越来越广泛地应用于超高精度运算、加/解密、生物工程、神经网络和图像处理等诸多领域。本文研究的是可重构计算在密码芯片中的应用。传统的密码芯片大多是由ASIC实现的单一算法芯片,此种芯片速度很快,但一个芯片只能实现一种算法,一旦被攻破,则系统安全性面临威胁。可重构密码芯片则利用可重构计算技术,能够根据需要灵活改变芯片配置以实现不同的密码算法。与ASIC实现的专用密码芯片相比,可重构密码芯片拥有很高的灵活性和安全性,但其处理速度却有较大程度的下降。可重构密码芯片的运算速度已成为它在高速应用中的“瓶颈”,因此,研究如何提高可重构密码芯片运算速度具有非常重要的现实意义。针对可重构密码芯片相对于专用密码芯片运算速度有较大下降的问题进行分析研究,本文设计出一种高效实现DES、AES和SMS4密码算法的可重构体系结构,并提出了一种优化的减少数据传输调度算法(RDMS算法)。在设计的高效可重构密码芯片中,运用RDMS算法,使可重构密码芯片在保证安全性和灵活性优势的同时,运算速度提高到接近于ASIC实现水平。其中具体工作如下:1.对DES、AES和SMS4算法进行深入分析研究的基础上,把其硬件实现单元进行了“拆分”,找出了相同和相似操作单元组,从规模和速度两方面综合考虑,确定出设计为可重构单元的部分,给出了高效实现此三种算法的整体结构,并对可重构设计的高效性和合理性进行了证明。2.深入研究可重构计算硬件任务调度问题,对典型的调度算法进行分析研究,查找其不足,结合实际应用,从配置文件数量、硬件任务间通信和资源利用率三方面综合考虑,提出一种减少数据传输调度算法(RDMS)。实验结果表明,该算法与另外两种类似算法相比,能有效减少配置文件数量,降低硬件任务配置间通信时间。3.在设计的高效可重构密码芯片中,运用RDMS调度算法,实验验证可重构密码芯片的性能。结果表明,本文设计的基于DES、AES和SMS4算法的可重构密码芯片,运算速度接近于专用密码芯片实现,而资源规模较ASIC设计有很大的下降。与其他同类设计的可重构芯片相比,在资源规模相当的情况下,芯片吞吐率有较大提高。