论文部分内容阅读
近年来,功耗攻击作为一种有效获取密钥的攻击手段,对密码芯片的安全性提出了严峻的挑战。分组密码算法的可重构实现虽然兼具灵活性和高效性,但同其他实现一样易受到功耗攻击手段的威胁。因此需要一种低面积和吞吐率开销的抗功耗攻击设计来保证面向分组密码算法可重构架构芯片的安全性。本文基于已有分组密码算法可重构架构设计并实现了相应的抗功耗攻击方案,在较低的面积和吞吐率开销代价下,能够有效的抵御差分功耗攻击。首先,本文设计并实现了一种基于随机乱序的抗功耗攻击方法,通过对数据执行顺序的动态随机加扰,扰乱操作数与功耗轨迹之间的对应统计关系,大幅度增强密码芯片的抗功耗攻击性能。然后,针对能量攻击效率更高的汉明距离模型,本文设计并实现了一种基于寄存器随机化的抗功耗攻击方法。该方法通过动态变换数据执行的路径来阻碍汉明距离模型的建立,从而达到抵御功耗攻击的目的,并通过复用可重构架构中的冗余寄存器和互联资源减少了额外的面积资源和性能开销。本文基于SAKURA-G FPGA功耗攻击评估板和基于汉明距离与汉明重量两种功耗攻击模型的差分功耗攻击来验证攻击效果,实验结果显示:该架构实现DES和AES算法时,抗攻击能力均达到2,000,000条功耗轨迹以上。最后,本文设计的抵御功耗攻击的分组密码可重构架构,基于TSMC 45nm工艺,工作主频500MHz,最高吞吐率4.5Gbps(AES算法)。结果显示采用本文给出的抵御功耗攻击方案后,芯片面积资源开销为9.94%,吞吐率开销为3.4%。