论文部分内容阅读
本文提出了基于FPGA设计的数据通路测试中，嵌入错误和延迟检测逻辑进行检测的方法。这种方法有效解决了通过chipscope或逻辑分析仪直接观测输入输出信号时，观测难度大、信号储存时域深度有限、可观测的信号位宽有限、电路板引出信号pin脚有限等问题，大幅提升了测试效率。经实践证明，使用该方法，测试效率提升了4倍。