论文部分内容阅读
随着不断缩小的工艺尺寸，以NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。针对老化引起的时序违规，提出一种抗老化的结构设计：TFM-CBILBO。在一种BIST结构——并发内建逻辑块观察器的基础上，复用其中原本不工作的时序单元，根据电路老化程度切换工作模式，有效防止时序违规的发生。在UMC0.18μm工艺下进行实验，结果表明，TFM-CBILBO面积开销为20.50%～3.2％，相比非时序拆借方案时延开销降低40.0％～71.6％。