互连线延迟相关论文
超大规模集成电路(VLSI)设计工艺达到深亚微米(DSM:Deep Sub-Micron)领域时,互连线的影响日益突出,如串扰,延迟,噪声等,其中互连线......
本论文首先介绍了国内外半导体工艺水平和集成电路设计方法的发展历史及研究现状，从我国当前集成电路产业的发展与世界先进水平存在......
通过模拟分析了0.18μm CMOS工艺条件下的信号完整性问题.在进行串扰延迟和噪声分析中发现了一些规律,这些规律对以后的设计有一定......
制造过程中的工艺偏差不能忽略,使得互连线延迟也成为具有一定概率分布的随机变量.为了快速准确地得到该概率分布,提出了一种新颖......
互连线的延迟已成为集成电路设计中必须解决的问题,人们已展开了全面、深入地研究,提出了许多方法.本文将在这些方法的基础上,利用......
基于GALS结构的NoC节点间通常拥有较长的互连线,并且采用异步方式进行通信,对延迟匹配的要求较高。该文提出了一种内建自测试方法,......
随着技术的进步，集成电路的制造业已经进入超深亚微米(Ultra DeepSub-Micro，UDSM)时代。半导体器件特征尺寸不断缩小，单个芯片上所能......
随着半导体工艺技术的进步，市场对于芯片性能的要求越来越高。对于某些数据延迟特别大的路径，传统的针对数据路径的延迟优化技术已无......
学位
在深亚微米特别是纳米级工艺下,制造过程中的工艺偏差不能被忽略,物理版图中的互连线物理参数必须被建模为随机变量,从而使得互连......
