论文部分内容阅读
针对IC前端设计中的关键技术，即将寄存器传输级（RTL）描述的手工综合成门级网表，通过人工参与的方式，运用数字电路设计知识将行为级代码用一些最基本的逻辑门（比如与非门、非门、或非门等）按照对应的综合电路模型得出其相应的门级电路。在ASIC设计过程中运用这种方法，不仅优化电路的结构，且能保证逻辑功能的正确性，同时可降低传输过程中的延迟，提高芯片设计的可靠性。因此，研究ASCI设计中的手工综合具有重要的实用价值。