论文部分内容阅读
序言随着全球大量的资料强烈冲击无线和有线网络,营运商面临着严峻的挑战,需要不断推出能满足当前与未来需求的网络.因此,通信基础建设设备制造商致力于降低每bit成本和功耗的同时,也不断寻求能够满足当前及未来需求的核心技术.TI最新推出的新型KeyStone多核心SoC架构即能满足这些挑战.基于新型KeyStone多核心SoC架构的装置包含了多达8个TMS320C66x DSP CorePac,能够实现无与伦比的定点与浮点处理能力.KeyStone架构是一款精心设计且效率极高的多核心内存架构,能在执行任务的同时,允许所有的CorePac实现全速处理.本文探讨KeyStone内存层级,以及如何连结至SoC架构的其他部件,以实现多核心全速处理.KeyStone内存架构TI积极创新以面对多核心SoC技术挑战.TI KeyStone架构包含全新的C66x定点和浮点DSP核心、针对基于标准的优化功能和接口的可配置协处理器、层级内存架构、TeraNet切换结构以及可将上述各部件连结在一起的多核心导航器.KeyStone架构具备3种内存阶级:每个C66xCorePac均拥有自己的一级程序(L1P)和一级数据(L1D)内存.另外,每个CorePac 还拥有本地(local)的二级统一内存.每个本地内存均能独立配置成内存映像的SRAM、快速缓冲贮存区,或是两者的组合.