论文部分内容阅读
通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析，导出了其共同的基于循环移位矩阵的校验阵结构；设计了一种基于循环移位矩阵的LDPC码译码器，该译码器拥有每行块（列块）逐块、逐行块（列块）的半并行译码机制、通用的外信息存储单厄和串行运算单元，可以用相同的结构实现不同码率的各种LDPC码．采用该结构在Altera EP2s60芯片上实现了码长为8064、比特码率为7／8，6／8，5／8，4／8，3／8这5个码率的多码率LDPC码译码器．测试结果表明，译码器的有效符号速牢达到80Mbit／s．