论文部分内容阅读
如果你想在郊区办点事，就得上车开到另一个地方。如果是在市中心的摩天大楼，只要搭电梯。
直通的电梯更高效——半导体行业注意到了这一点，改用3D芯片设计的潮流蔚然成风。晶片堆叠起来，数据从一层传送到下一层（相当于通过电梯），而不是把晶片放入不同封装件中，焊到电路板上，通过输入/输出端口将数据传送到其他芯片上（相当于开车穿过郊区）。
Brian Cronquist是总部设在圣何塞的3D芯片技术新兴公司3D的副总裁，像他这样的芯片行业人士表示，3D设计使用了两块尺寸为22nm的堆叠晶片，得到的效果（包括减小导线长度、栅尺寸和器件功耗）与改用一块尺寸为15nm的晶片几乎一样。（据英特尔声称，22nm晶体管的栅非常小，4000多个栅的宽度才相当于人的一根头发那么细）。
此外，不用耗资约50亿美元改造芯片制造厂来生产尺寸更小的晶片，就能做到这一步。Cronquist估计，进行改造以便生产3D芯片所需的总资本和研发成本将接近2亿美元，他援引了总部设在加利福尼亚州米尔皮塔斯的GlobalFoundries的相关数据，GlobalFoundries以前是芯片生产商AMD的制造部门。
Cronquist表示，向上扩展（即堆叠硅片）“现在看起来与向下扩展（即改用尺寸更小的晶片）一样好。以前，我们通过增加更多的晶体管和更多的金属层来解决2D方面的问题，但长远来看这么做的成本非常高。”
英特尔的技术分析师Rob Willoner承认，这个想法可以追溯至几十年前。而在过去，3D设计通常涉及引线接合方法，即一个封装件放在另一个封装件上面，然后将外围引线接合起来。
另一种方法就是完全去除那些引线，让互连件直接透过顶层芯片——而不是沿着芯片外围走，通过硅衬底到达底层芯片，即采用穿透硅通道（TSV）技术。Willoner说：“这就是所谓的3D。”
走往上堆叠的路子
穿透硅通道实际上是布满铜线的微型通道，让电连接可以从圆晶底部一直往上通到顶层电路。加州洛斯阿尔托斯Eda2asic咨询公司的总裁Herbert Reiter指出，计算机行业希望穿透硅通道的直径不超过5微米，那样芯片上可以为许多穿透硅通道留出地方，不会致使纳米级晶体管小得带来连接问题。
采用标准的生产方法，微型通道的孔径比为10：1。所以若是5微米的穿透硅通道，硅圆晶就需要50微米厚。
Reiter补充说，类似的穿透硅通道已经应用于图像传感器的大规模生产，但是那些穿透硅通道的直径通常是20微米至50微米。他表示，自己见过直径仅为2微米的穿透硅通道，还听说有的实验室在研制直径仅1微米的穿透硅通道。
如果采用今天的技术，“我们能生产出50微米厚的圆晶来，”他强调。“如何处理这些圆晶是个挑战，但是它们具有的优点很吸引人。”
Reiter指出，由于晶体通过穿透硅通道相互直接连接，器件之间的互连件现在的长度是数微米，而不是数毫米，因而将信号延迟缩短了几个数量级，因为1微米是1/1000毫米。另外，不再需要用于芯片外输入/输出的缓冲器和中继器电路——这是个优点，因为这类电路的功耗常常占到芯片总功耗的20%至40%。
Reiter表示，研制功耗比2D芯片低50%的3D芯片是一个“绝对可以实现”的目标。
除此之外，借助3D芯片技术，“有望在最后一刻把模拟器件、动态随机存取存储器（DRAM）和逻辑器件组合起来，将不同的金属层混合搭配，在设计周期的后期阶段改变最终产品的功能，而成本相当低”Sitaram Arkalgud说，他是位于纽约州奥尔巴尼的半导体行业联盟Sematech的互连件部门主管。
业界广泛认为，这项技术的一项潜在用途就是将内存做在处理器上面。这有望加快访问内存的速度，并减小电路占用的面积。
Sesh Ramaswami是应用材料公司（Applied Materials）负责战略的高级主管，这家总部设在加州森尼韦尔的公司为半导体制造行业提供配套设备和服务。他表示，700微米的高度限制在移动设备市场很常见；加上塑料封装和焊接点的突起，这将为逻辑电路层和四个内存层留出地方。
在台式机方面，多核处理器访问芯片外面的内存时，面临严重的延迟问题。Reiter指出：“但如果内存堆叠在处理器上面，内存离处理器仅50微米之遥。”他补充说，同样很容易采用旧技术来生产内存，可以使用尺寸较大、但成本较低的尺寸，以降低生产成本。
由于种种潜在的优点，“在短短的近6至12个月间，我发现发展势头强劲，因为就中低产量而言，3D技术比改用更小的特征尺寸有望经济高效得多，”Reiter说。
2013年形势大好
展望未来，Sematech的Arkalgud预测，第一代量产的3D器件会在2013年推出。他表示，这将“引发扩展工艺和堆叠工艺的竞争，因为厂商在更多产品中使用这两种工艺。”扩展工艺是指添加更多更小的穿透硅通道，堆叠工艺则指添加更多的层。
他补充说：“四五年后，这场竞争才会分出胜负。展望未来，我们会采用堆叠工艺生产更多的器件，比如光学互连件、传感器和微机电系统。这项技术不是渐进性的，绝对是革命性的。”
应用材料公司的Ramaswami也预计会在2013年实现量产，不过他提醒：供应链方面有更多工作要做。说到业界的准备就绪程度，他给厚圆晶加工方面打了A，给薄圆晶加工方面打了B，给组装和测试方面打了B-。
Ramaswami解释，厚圆晶加工的关键是生产可靠的穿透硅通道。“你需要打好孔，然后添加氧化物衬垫，再添加金属晶种，最后还要填平补齐。为了做好填平补齐部分，前三个步骤必须很到位。我们花了两年半的时间让所有五个步骤都可靠、成本合理。”
他解释，要堆叠的圆晶必须是50微米薄，这就需要薄圆晶加工。厚圆晶必须焊接到载体上，削薄后再脱焊，必要的加工技术需要进一步完善。不过，他预计2012年春天之前就能准备到位。
至于组装和测试，已经开展了这方面的一些工作，“但除非更多的硅片在生产中，否则无法在后期阶段做许多工作。”
Ramaswami估计，额外的加工为圆晶的成本可能添加100至150美元，今天圆晶的总成本约3000至5000美元，但每块圆晶可以切割成几千块晶片。他指出：“成本增加不多，但厂家不想增加任何成本。”他表示，额外的成本限制了其在移动电子产品、高性能计算和图像传感器等市场之外的接受程度。
他表示，至于成品率，这方面还没有太多数据，因为产量还是很低。他预测：“与其他技术一样，成品率开始会很低，但会不断提高。”他补充说，成品率达到90%至95%后才被认为是成功的。
Arkalgud同意这个看法，说：“我们仍有好多工作要做，尤其是需要在芯片晶片布局、尺寸和引脚图等方面确定标准。现在有许多问题，但我不觉得哪个是不可逾越的障碍。”
另一种替代技术：2.5D
虽然3D支持者在倒计时迎接2013年，但是这项技术的一个变种已经投入生产，尤其是在圣何塞的半导体公司赛灵思（Xilinx）。这项技术名为2.5D，其原理是将一种名为中介层（interposer）的无源层堆叠到晶片上面。然后，像铺瓷砖那样将较小的晶片铺在中介层上面，而不是直接互相堆叠。中介层含有穿透硅通道以及将顶层晶片与底层晶片连接的线路。
据赛灵思的文档介绍，使用极小的“微突起”连接器，中介层可以在芯片内进行成千上万个短小的连接，因而允许千比特宽的输入/输出，提升吞吐量，不需要更高的时钟频率。
赛灵思副总裁Liam Madden指出：“甚至在一年前，2.5D技术还被认为是一项过渡技术；而现在，它被认为是一项成形技术。”
Madden表示，3D存在、但使2.5D更吸引人的问题包括：散热以及穿透硅通道里面的铜线引起的干扰。
Madden说：“这些问题可以克服——我认为，3D最终会成为很平常的技术。”他表示，一个不大明显的问题是，芯片制造厂之所以不想把穿透硅通道用到最新的技术中，是原因可能不兼容。“让原来的晶体管正常工作够难了，而引入继电器的缓动铜套（copper slug）带来了更大的难度。所以，如果你希望2.5D或3D堆叠结构中的底部晶片使用最先进技术，还得再等一两年”，让它们有时间添加穿透硅通道。
使用2.5D技术得以“制造出比我们平常用单单一块硅片所能制造的大得多的器件，”Madden说。“为了生产最大的器件，我们使用四块不同的晶片，它们用中介层互连起来。”他表示，使用四块独立晶片比使用一块大晶片更容易获得可以接受的成品率。
Madden说：“这项技术的第二种应用是，我们可以把几代不同的晶片集成到同一个中介层上，那样我们就能优化这项技术。”他解释，赛灵思 “不会把英特尔处理器”互相堆叠起来，补充说“这个问题是无法解决的”，因为需要成百上千个连接器引脚。但是赛灵思会把动态随机存取存储器做到处理器上。
菲尼克斯城半导体研究公司的分析师Rich Wawrzyniak也表示：“2.5D技术优点多多。”一个优点是，制造商制造的中介层没必要做到与系统中其他集式电路是同一技术层面。制造商可以制造20nm的有源硅和65nm的中介层，因而节省成本、获得更高的成品率。
Wawrzyniak 补充说：“2.5D技术会成功吗？这归结为成本和成品率。成品率应该不成问题；我觉得，只要没必要制造尺寸与有源硅一样大的中介层，成本不会是个重大因素。”
与此同时，自1965年以来，半导体行业一直通常遵循摩尔定律（以英特尔前高管戈登?摩尔命名）；该定律认为，芯片的性能每两年就预计会翻番。Madden表示，2.5D和3D并没有遵循摩尔定律，而是超越了它。
他说：“摩尔定律适用于单片硅，其发展曲线图呈现自己的曲线。现在我们可以跳到新的曲线，出现小步增长，然后梯度曲线更陡了。”
另外的3D
虽然2.5D和 3D技术是指对硅晶片采用新的封装技术，但是英特尔在5月宣布其芯片中的晶体管采用了名为三栅极（Tri-Gate）的3D技术。三栅极是指从硅衬底垂直竖起的薄薄的硅鳍状物，鳍状物两侧以及顶部都有栅。相比之下，传统晶体管只在上方有一个栅。
Willoner这样描述布局：“把一只手的五个手指转向一边，把另一只手的五个手指卷起来，然后把它们盖到第一只手的上面。”他解释，在这种布局中，“晶体管的切换速度更快，功耗更低。”
他表示，改变晶体管状态所需的功耗其实可以减少一半，甚至更多。他补充说，待机功耗（晶体管没有实际处理任务时损耗的功率）可以减少一个数量级。
Willoner强调：“性能的提升取决代晶体管的工作电压。”他表示，低电压晶体管可以将性能最多提升37%。这点很重要，因为低电压器件是更适合手持设备的器件；而对手持设备来说，低功耗很重要。在较高电压下，Willoner表示他们发现性能提升了18%。他定义的低功率是指0.7伏上下，较高功率是指1伏上下。
他补充说，使用3D晶体管使制造成本增加了2%至3%。
英特尔预计会在今年年底之前开始销售使用三栅极技术的器件。他指出，这些器件将采用即将推出的22nm尺寸，目前的英特尔器件采用32nm尺寸。
至于晶体管层面之外的3D，“我们英特尔在研究可行性，但还没有宣布任何产品，”Willoner补充说。“我们无疑有这个能力，但是所有新技术都有其优缺点，尤其是成本这个缺点。但是我赞同3D最终会成为很平常的技术这一观点。”
至于IBM，发言人表示该公司正在探究3D芯片技术，已开发出了所谓的赛道非易失性内存晶体管，采用垂直的U形纳米导线，这种晶体管预计会在五到七年内进入市场。他表示，IBM试验的水冷芯片同样用到了3D芯片布局。
综观整个行业，推动3D技术发展的动因不会消失。加州埃尔塞贡多IHS iSupply市场调研公司的分析师Jordan Selburn说：“电子产品领域过去是追求尺寸更小、速度更快、成本更低——任选两个。而现在，追求尺寸更小、速度更快、成本更低、性能更好——四个可以全选。如果能够搞好3D芯片，它们能让你同时做到这四个。”
http://www.cw.com.hk/content/3d-chips-next-electronics-revolution
直通的电梯更高效——半导体行业注意到了这一点，改用3D芯片设计的潮流蔚然成风。晶片堆叠起来，数据从一层传送到下一层（相当于通过电梯），而不是把晶片放入不同封装件中，焊到电路板上，通过输入/输出端口将数据传送到其他芯片上（相当于开车穿过郊区）。
Brian Cronquist是总部设在圣何塞的3D芯片技术新兴公司3D的副总裁，像他这样的芯片行业人士表示，3D设计使用了两块尺寸为22nm的堆叠晶片，得到的效果（包括减小导线长度、栅尺寸和器件功耗）与改用一块尺寸为15nm的晶片几乎一样。（据英特尔声称，22nm晶体管的栅非常小，4000多个栅的宽度才相当于人的一根头发那么细）。
此外，不用耗资约50亿美元改造芯片制造厂来生产尺寸更小的晶片，就能做到这一步。Cronquist估计，进行改造以便生产3D芯片所需的总资本和研发成本将接近2亿美元，他援引了总部设在加利福尼亚州米尔皮塔斯的GlobalFoundries的相关数据，GlobalFoundries以前是芯片生产商AMD的制造部门。
Cronquist表示，向上扩展（即堆叠硅片）“现在看起来与向下扩展（即改用尺寸更小的晶片）一样好。以前，我们通过增加更多的晶体管和更多的金属层来解决2D方面的问题，但长远来看这么做的成本非常高。”
英特尔的技术分析师Rob Willoner承认，这个想法可以追溯至几十年前。而在过去，3D设计通常涉及引线接合方法，即一个封装件放在另一个封装件上面，然后将外围引线接合起来。
另一种方法就是完全去除那些引线，让互连件直接透过顶层芯片——而不是沿着芯片外围走，通过硅衬底到达底层芯片，即采用穿透硅通道（TSV）技术。Willoner说：“这就是所谓的3D。”
走往上堆叠的路子
穿透硅通道实际上是布满铜线的微型通道，让电连接可以从圆晶底部一直往上通到顶层电路。加州洛斯阿尔托斯Eda2asic咨询公司的总裁Herbert Reiter指出，计算机行业希望穿透硅通道的直径不超过5微米，那样芯片上可以为许多穿透硅通道留出地方，不会致使纳米级晶体管小得带来连接问题。
采用标准的生产方法，微型通道的孔径比为10：1。所以若是5微米的穿透硅通道，硅圆晶就需要50微米厚。
Reiter补充说，类似的穿透硅通道已经应用于图像传感器的大规模生产，但是那些穿透硅通道的直径通常是20微米至50微米。他表示，自己见过直径仅为2微米的穿透硅通道，还听说有的实验室在研制直径仅1微米的穿透硅通道。
如果采用今天的技术，“我们能生产出50微米厚的圆晶来，”他强调。“如何处理这些圆晶是个挑战，但是它们具有的优点很吸引人。”
Reiter指出，由于晶体通过穿透硅通道相互直接连接，器件之间的互连件现在的长度是数微米，而不是数毫米，因而将信号延迟缩短了几个数量级，因为1微米是1/1000毫米。另外，不再需要用于芯片外输入/输出的缓冲器和中继器电路——这是个优点，因为这类电路的功耗常常占到芯片总功耗的20%至40%。
Reiter表示，研制功耗比2D芯片低50%的3D芯片是一个“绝对可以实现”的目标。
除此之外，借助3D芯片技术，“有望在最后一刻把模拟器件、动态随机存取存储器（DRAM）和逻辑器件组合起来，将不同的金属层混合搭配，在设计周期的后期阶段改变最终产品的功能，而成本相当低”Sitaram Arkalgud说，他是位于纽约州奥尔巴尼的半导体行业联盟Sematech的互连件部门主管。
业界广泛认为，这项技术的一项潜在用途就是将内存做在处理器上面。这有望加快访问内存的速度，并减小电路占用的面积。
Sesh Ramaswami是应用材料公司（Applied Materials）负责战略的高级主管，这家总部设在加州森尼韦尔的公司为半导体制造行业提供配套设备和服务。他表示，700微米的高度限制在移动设备市场很常见；加上塑料封装和焊接点的突起，这将为逻辑电路层和四个内存层留出地方。
在台式机方面，多核处理器访问芯片外面的内存时，面临严重的延迟问题。Reiter指出：“但如果内存堆叠在处理器上面，内存离处理器仅50微米之遥。”他补充说，同样很容易采用旧技术来生产内存，可以使用尺寸较大、但成本较低的尺寸，以降低生产成本。
由于种种潜在的优点，“在短短的近6至12个月间，我发现发展势头强劲，因为就中低产量而言，3D技术比改用更小的特征尺寸有望经济高效得多，”Reiter说。
2013年形势大好
展望未来，Sematech的Arkalgud预测，第一代量产的3D器件会在2013年推出。他表示，这将“引发扩展工艺和堆叠工艺的竞争，因为厂商在更多产品中使用这两种工艺。”扩展工艺是指添加更多更小的穿透硅通道，堆叠工艺则指添加更多的层。
他补充说：“四五年后，这场竞争才会分出胜负。展望未来，我们会采用堆叠工艺生产更多的器件，比如光学互连件、传感器和微机电系统。这项技术不是渐进性的，绝对是革命性的。”
应用材料公司的Ramaswami也预计会在2013年实现量产，不过他提醒：供应链方面有更多工作要做。说到业界的准备就绪程度，他给厚圆晶加工方面打了A，给薄圆晶加工方面打了B，给组装和测试方面打了B-。
Ramaswami解释，厚圆晶加工的关键是生产可靠的穿透硅通道。“你需要打好孔，然后添加氧化物衬垫，再添加金属晶种，最后还要填平补齐。为了做好填平补齐部分，前三个步骤必须很到位。我们花了两年半的时间让所有五个步骤都可靠、成本合理。”
他解释，要堆叠的圆晶必须是50微米薄，这就需要薄圆晶加工。厚圆晶必须焊接到载体上，削薄后再脱焊，必要的加工技术需要进一步完善。不过，他预计2012年春天之前就能准备到位。
至于组装和测试，已经开展了这方面的一些工作，“但除非更多的硅片在生产中，否则无法在后期阶段做许多工作。”
Ramaswami估计，额外的加工为圆晶的成本可能添加100至150美元，今天圆晶的总成本约3000至5000美元，但每块圆晶可以切割成几千块晶片。他指出：“成本增加不多，但厂家不想增加任何成本。”他表示，额外的成本限制了其在移动电子产品、高性能计算和图像传感器等市场之外的接受程度。
他表示，至于成品率，这方面还没有太多数据，因为产量还是很低。他预测：“与其他技术一样，成品率开始会很低，但会不断提高。”他补充说，成品率达到90%至95%后才被认为是成功的。
Arkalgud同意这个看法，说：“我们仍有好多工作要做，尤其是需要在芯片晶片布局、尺寸和引脚图等方面确定标准。现在有许多问题，但我不觉得哪个是不可逾越的障碍。”
另一种替代技术：2.5D
虽然3D支持者在倒计时迎接2013年，但是这项技术的一个变种已经投入生产，尤其是在圣何塞的半导体公司赛灵思（Xilinx）。这项技术名为2.5D，其原理是将一种名为中介层（interposer）的无源层堆叠到晶片上面。然后，像铺瓷砖那样将较小的晶片铺在中介层上面，而不是直接互相堆叠。中介层含有穿透硅通道以及将顶层晶片与底层晶片连接的线路。
据赛灵思的文档介绍，使用极小的“微突起”连接器，中介层可以在芯片内进行成千上万个短小的连接，因而允许千比特宽的输入/输出，提升吞吐量，不需要更高的时钟频率。
赛灵思副总裁Liam Madden指出：“甚至在一年前，2.5D技术还被认为是一项过渡技术；而现在，它被认为是一项成形技术。”
Madden表示，3D存在、但使2.5D更吸引人的问题包括：散热以及穿透硅通道里面的铜线引起的干扰。
Madden说：“这些问题可以克服——我认为，3D最终会成为很平常的技术。”他表示，一个不大明显的问题是，芯片制造厂之所以不想把穿透硅通道用到最新的技术中，是原因可能不兼容。“让原来的晶体管正常工作够难了，而引入继电器的缓动铜套（copper slug）带来了更大的难度。所以，如果你希望2.5D或3D堆叠结构中的底部晶片使用最先进技术，还得再等一两年”，让它们有时间添加穿透硅通道。
使用2.5D技术得以“制造出比我们平常用单单一块硅片所能制造的大得多的器件，”Madden说。“为了生产最大的器件，我们使用四块不同的晶片，它们用中介层互连起来。”他表示，使用四块独立晶片比使用一块大晶片更容易获得可以接受的成品率。
Madden说：“这项技术的第二种应用是，我们可以把几代不同的晶片集成到同一个中介层上，那样我们就能优化这项技术。”他解释，赛灵思 “不会把英特尔处理器”互相堆叠起来，补充说“这个问题是无法解决的”，因为需要成百上千个连接器引脚。但是赛灵思会把动态随机存取存储器做到处理器上。
菲尼克斯城半导体研究公司的分析师Rich Wawrzyniak也表示：“2.5D技术优点多多。”一个优点是，制造商制造的中介层没必要做到与系统中其他集式电路是同一技术层面。制造商可以制造20nm的有源硅和65nm的中介层，因而节省成本、获得更高的成品率。
Wawrzyniak 补充说：“2.5D技术会成功吗？这归结为成本和成品率。成品率应该不成问题；我觉得，只要没必要制造尺寸与有源硅一样大的中介层，成本不会是个重大因素。”
与此同时，自1965年以来，半导体行业一直通常遵循摩尔定律（以英特尔前高管戈登?摩尔命名）；该定律认为，芯片的性能每两年就预计会翻番。Madden表示，2.5D和3D并没有遵循摩尔定律，而是超越了它。
他说：“摩尔定律适用于单片硅，其发展曲线图呈现自己的曲线。现在我们可以跳到新的曲线，出现小步增长，然后梯度曲线更陡了。”
另外的3D
虽然2.5D和 3D技术是指对硅晶片采用新的封装技术，但是英特尔在5月宣布其芯片中的晶体管采用了名为三栅极（Tri-Gate）的3D技术。三栅极是指从硅衬底垂直竖起的薄薄的硅鳍状物，鳍状物两侧以及顶部都有栅。相比之下，传统晶体管只在上方有一个栅。
Willoner这样描述布局：“把一只手的五个手指转向一边，把另一只手的五个手指卷起来，然后把它们盖到第一只手的上面。”他解释，在这种布局中，“晶体管的切换速度更快，功耗更低。”
他表示，改变晶体管状态所需的功耗其实可以减少一半，甚至更多。他补充说，待机功耗（晶体管没有实际处理任务时损耗的功率）可以减少一个数量级。
Willoner强调：“性能的提升取决代晶体管的工作电压。”他表示，低电压晶体管可以将性能最多提升37%。这点很重要，因为低电压器件是更适合手持设备的器件；而对手持设备来说，低功耗很重要。在较高电压下，Willoner表示他们发现性能提升了18%。他定义的低功率是指0.7伏上下，较高功率是指1伏上下。
他补充说，使用3D晶体管使制造成本增加了2%至3%。
英特尔预计会在今年年底之前开始销售使用三栅极技术的器件。他指出，这些器件将采用即将推出的22nm尺寸，目前的英特尔器件采用32nm尺寸。
至于晶体管层面之外的3D，“我们英特尔在研究可行性，但还没有宣布任何产品，”Willoner补充说。“我们无疑有这个能力，但是所有新技术都有其优缺点，尤其是成本这个缺点。但是我赞同3D最终会成为很平常的技术这一观点。”
至于IBM，发言人表示该公司正在探究3D芯片技术，已开发出了所谓的赛道非易失性内存晶体管，采用垂直的U形纳米导线，这种晶体管预计会在五到七年内进入市场。他表示，IBM试验的水冷芯片同样用到了3D芯片布局。
综观整个行业，推动3D技术发展的动因不会消失。加州埃尔塞贡多IHS iSupply市场调研公司的分析师Jordan Selburn说：“电子产品领域过去是追求尺寸更小、速度更快、成本更低——任选两个。而现在，追求尺寸更小、速度更快、成本更低、性能更好——四个可以全选。如果能够搞好3D芯片，它们能让你同时做到这四个。”
http://www.cw.com.hk/content/3d-chips-next-electronics-revolution