论文部分内容阅读
异步电路能够解决同步电路中时钟偏移、功耗过高等问题，且具有平均情况下的性能。为了实现芯片上异步模块之间的全异步通信，发挥异步电路功耗与性能上的优势，设计了一款部分兼容AM—BAAHB总线协议的异步总线PABLE。通过使用流水线结构提高总线性能，并着重研究异步仲裁电路，最终采用解同步的异步电路设计方法对PABLE进行了实现。实验结果表明，在UMC0．18μm CMOS工艺下，对于单次数据读写操作，在大于60％的情况下，PABLE总线的读写延迟要低于同步总线；与相同功能的同步总线相比较，PABLE总线的平均功