论文部分内容阅读
一、为何再谈？
笔者在本刊前几期以数十页的篇幅和大小不同的清晰彩色图像，说明A公司在整体构装与PCB设计方面大胆革命性的改变；同时也从I公司马来西亚厂生产狭长型十层薄小的ELIC主板，其流程上突破性的更张易弦另起炉灶，更令人耳目一新折服不已。
从其流程简化成本下降却又在质量与可靠度方面大幅提升的佳绩看来，尤其可让产线实战众多历练的老手们视为圭臬而由衷佩服。
从在下挖宝式的不断深入切磨与小心取像，前后由所得500多枚清晰彩照中，发现了更多值得学习的珍贵真相与铁石证据，一时间如鲠在喉不吐不快！是故又有了再谈之文。盼能将大费周章所取得之真经宝典得与业界精英们分享，以便他山之石可以攻玉，以贤为鉴而得以见贤思齐也！
二、封装方面的改弦易辙
i5之十层手机主板之正面，除了PoP式底件的A6 CPU与顶件的DRAM两个大型IC外，尚有高通的多功能芯片与RF收发器等共计贴焊了3枚大型IC；以及德仪、意法半导体，与Broadcom等3枚较小型的贴焊IC，其余尚有多枚WLP式超小的全无载板IC也都一一亮相。至于被动组件则微型之01005几乎已成为i4以来的常态了。
该十层主板的反面则另贴装有5枚大型IC（球脚式或无脚式QFN），与5枚小型IC以及多枚更小的WLP。以下将从多张清晰的切片图像中，说明PCB主流的手执电子品，其未来载板封装的趋势与PCB组装技术的各种变化。
2.1 无铅凸块已经量产
IC封装早期以打线为主，但因高速讯号之跑线与互连愈短者则其电感愈低，更在噪声与衰减也将愈小的迫切需求下，于是近年来商品化大型IC已逐渐改用凸块（Bump即小型锡球）做为互连手法的覆晶（Flip Chip）封装方式已逐渐蔚为风潮。
例如i5主板正面PoP底件的A6型CPU，即已大胆改采物性较为僵硬的无铅（SAC305）凸块，以取代早年IBM发明的C4（Controlled Clapsed Chip Connection）式柔软的高铅凸块（重量比Pb95/Sn5）。凸块的无铅化终于剑及履及了！
IBM在50年前采用C4的主要原因是：
①高铅焊料熔点甚高（305℃以上），当主动组件完成封装后，其下游组装多次高温制程中将不致影响到IC封体内部互连的安全。
②高铅（Pb占90～95%）焊料非常柔软，即使后续多次机械震动其内部也将不致遭到伤害。
但高铅并非毫无瑕疵，其明显缺点有三：
①铅对环保很不好，RoHS法令规定电子产品中铅量的重量比上限是0.1%。
②铅是所有放射性元素的归宿，例如5万年的老铅矿在半衰期不断消磨下，其α（Alpha）射线必将减弱很多。
反之2千年的新铅矿其α射线必定还较强。而大型IC芯片工作中所发送与接收的高速讯号其频率虽很高，但其振幅（能量）却很小。任何外来噪声都将造成讯号完整性的伤害，因而封装业界对于所用的铅料都订定了Low Alpha的规格。且Bump所用锡膏其中锡粉的粒径必须极小到Type 5或Type 6（J-STD-005）?其每磅单价是一般回焊锡膏（例如Type 3或Type 4）的十倍以上。
于是Lowα高铅或中铅锡膏，或SAC305之无铅锡膏，凡是用于覆晶凸块者其每磅单价动则台币3万元以上远非一般SMT业者所能想象。
③当IC内部互连电流太大时，铅料会从阴极往阳极逐渐产生电迁移（Electro-Migration）现象，进而对凸块不断进行破坏造成无法补救的断路。
覆晶封装改换成无铅凸块之后当然是利多于弊，然而SAC305却天生刚性较强，在不够柔软下后续机械应力经常会造成焊点界面IMC处的断裂，成为FC封装极大的隐忧。好在芯片覆焊后的载板底面还可填入底胶（Underfill）做为补强，对大众化商用产品而言目前已能被接受，读者们终于在i5拆解切片中见到了大量无铅凸块的主流画面了。
无铅凸块虽能符RoHS的规定且成本也与高铅凸块相差不多，但在刚性（Stiffness）较强下其长期可靠度难免让人有所有疑虑。幸好近年来主动组件芯片腹底填补空洞之Underfill或EMC，此等精密原物料与加工技术均有长足的进步，对其后续可靠度当然有极大的帮助。想必未连高阶大型IC之覆晶封装也将逐步进入无铅凸块之环保境界了。
i5中数量最多的BGA无铅锡球（1292颗）是落在A6/CPU六层载板之底面，与十层ELIC式PCB之顶面做为贴装互连之球脚；而无铅凸块（Bump）则事先长在芯片的底面，然后再覆焊于六层载板上以完成FC-BGA的封装。
从功能上来说无铅Ball与无铅Bump两者都是做为互连之用，但体积较小的称为Bump而且极为昂贵，是事先用于CPU的覆晶封装体（Flip Chip Package）之加工。至于体积较大又较便宜的Ball却是后来用在PCB的组装（PCB Assembly）加工；而两者先后与大小并不相同，下图6即可清楚加以辨别。
2.2 PoP的开发与量产用途
PoP是Package on Package的缩写，望文生义可知是将某个IC封装体叠焊在另一枚IC封装体之正上方，如此一来将有两大好处：
①两颗重要大型IC安装在主板之前，彼此上下先行叠焊成单件而大幅节省主板的用地。
②上下两颗最主要的IC彼此相距最近，可大幅减少高速传输中的噪声与衰减。此种PoP的概念早在2003～2005年间即可在多篇ECTC论文中介绍过，但一直到了2011年苹果公司的i4手机板上才真正见到量产用途。目前各类电子机器中仍以智能型手机板上用途最广，未来势必会再推展到平板计算机、航空电子品等密集组装产品上。
本刊之前，第一代PoP完成组装后其顶件与底件之间仍存在着很大的应力。完工产品后续各种震动中开裂的机会仍然很大，从i5手机板可清楚见到外围的两圈大型机械球脚已完成上下的机械互连（并非讯号的互连）。而且此等大型结构用的TMV（Through Mold Via）无铅球，原本是由上球与下垫锡膏两者焊接所合体而成者，仍属第一代PoP。
2.3 WLP已登上了量产的舞台
所谓的WLP是指Wafer Level Package晶圆直接贴装于主板而言，也就省掉载板而将腹底已植妥无铅凸块的芯片，直接贴焊在PCB上是一种真正的CSP。此种排除载板的裸晶组装做法当然是着眼于成本的下降。但也只能用于脚数不多的小型IC上，以防Tg不高的PCB在弯翘中造成大型芯片的破裂。
WLP最常用到的封装产品就是射频RF类比式的小号IC、USB转接器、手机照相马达驱动IC、音讯放大IC、蓝牙IC等各种手机或平板计算机（PDA）所用微型半导体之产品。
2.4 手执电子品中QFN扁平封装将取代伸脚或勾脚IC的传统封装
i5组装板反面最大型的NAND快闪存储器，即采用QFN式低矮的半高贴装。传统IC封装一向采用金属脚（Kovar 铁镍合金）与PCB的焊垫进行焊接互连，不管是双排脚或四边脚，也都要先在妥备的脚架（Lead Frame）上进行打线与封胶，然后才成为IC的完整体形，也才能在PCB上完成SMT式贴装。倘若IC封装能将所有引脚都排除不用，其好处将有：
①可节省LF脚架与引脚的成本。
②可缩小PCB板面的用地。
③可减半组装高度并节省EMC的用量。
好处虽多但QFN也有着宿命的缺点，即：
①失去引脚的缓冲将使得无铅焊点容易开裂。
②当QFN之顶垫与底垫面积太大时，锡膏内气体不易逸走必然会形成焊点空洞。
笔者在本刊前几期以数十页的篇幅和大小不同的清晰彩色图像，说明A公司在整体构装与PCB设计方面大胆革命性的改变；同时也从I公司马来西亚厂生产狭长型十层薄小的ELIC主板，其流程上突破性的更张易弦另起炉灶，更令人耳目一新折服不已。
从其流程简化成本下降却又在质量与可靠度方面大幅提升的佳绩看来，尤其可让产线实战众多历练的老手们视为圭臬而由衷佩服。
从在下挖宝式的不断深入切磨与小心取像，前后由所得500多枚清晰彩照中，发现了更多值得学习的珍贵真相与铁石证据，一时间如鲠在喉不吐不快！是故又有了再谈之文。盼能将大费周章所取得之真经宝典得与业界精英们分享，以便他山之石可以攻玉，以贤为鉴而得以见贤思齐也！
二、封装方面的改弦易辙
i5之十层手机主板之正面，除了PoP式底件的A6 CPU与顶件的DRAM两个大型IC外，尚有高通的多功能芯片与RF收发器等共计贴焊了3枚大型IC；以及德仪、意法半导体，与Broadcom等3枚较小型的贴焊IC，其余尚有多枚WLP式超小的全无载板IC也都一一亮相。至于被动组件则微型之01005几乎已成为i4以来的常态了。
该十层主板的反面则另贴装有5枚大型IC（球脚式或无脚式QFN），与5枚小型IC以及多枚更小的WLP。以下将从多张清晰的切片图像中，说明PCB主流的手执电子品，其未来载板封装的趋势与PCB组装技术的各种变化。
2.1 无铅凸块已经量产
IC封装早期以打线为主，但因高速讯号之跑线与互连愈短者则其电感愈低，更在噪声与衰减也将愈小的迫切需求下，于是近年来商品化大型IC已逐渐改用凸块（Bump即小型锡球）做为互连手法的覆晶（Flip Chip）封装方式已逐渐蔚为风潮。
例如i5主板正面PoP底件的A6型CPU，即已大胆改采物性较为僵硬的无铅（SAC305）凸块，以取代早年IBM发明的C4（Controlled Clapsed Chip Connection）式柔软的高铅凸块（重量比Pb95/Sn5）。凸块的无铅化终于剑及履及了！
IBM在50年前采用C4的主要原因是：
①高铅焊料熔点甚高（305℃以上），当主动组件完成封装后，其下游组装多次高温制程中将不致影响到IC封体内部互连的安全。
②高铅（Pb占90～95%）焊料非常柔软，即使后续多次机械震动其内部也将不致遭到伤害。
但高铅并非毫无瑕疵，其明显缺点有三：
①铅对环保很不好，RoHS法令规定电子产品中铅量的重量比上限是0.1%。
②铅是所有放射性元素的归宿，例如5万年的老铅矿在半衰期不断消磨下，其α（Alpha）射线必将减弱很多。
反之2千年的新铅矿其α射线必定还较强。而大型IC芯片工作中所发送与接收的高速讯号其频率虽很高，但其振幅（能量）却很小。任何外来噪声都将造成讯号完整性的伤害，因而封装业界对于所用的铅料都订定了Low Alpha的规格。且Bump所用锡膏其中锡粉的粒径必须极小到Type 5或Type 6（J-STD-005）?其每磅单价是一般回焊锡膏（例如Type 3或Type 4）的十倍以上。
于是Lowα高铅或中铅锡膏，或SAC305之无铅锡膏，凡是用于覆晶凸块者其每磅单价动则台币3万元以上远非一般SMT业者所能想象。
③当IC内部互连电流太大时，铅料会从阴极往阳极逐渐产生电迁移（Electro-Migration）现象，进而对凸块不断进行破坏造成无法补救的断路。
覆晶封装改换成无铅凸块之后当然是利多于弊，然而SAC305却天生刚性较强，在不够柔软下后续机械应力经常会造成焊点界面IMC处的断裂，成为FC封装极大的隐忧。好在芯片覆焊后的载板底面还可填入底胶（Underfill）做为补强，对大众化商用产品而言目前已能被接受，读者们终于在i5拆解切片中见到了大量无铅凸块的主流画面了。
无铅凸块虽能符RoHS的规定且成本也与高铅凸块相差不多，但在刚性（Stiffness）较强下其长期可靠度难免让人有所有疑虑。幸好近年来主动组件芯片腹底填补空洞之Underfill或EMC，此等精密原物料与加工技术均有长足的进步，对其后续可靠度当然有极大的帮助。想必未连高阶大型IC之覆晶封装也将逐步进入无铅凸块之环保境界了。
i5中数量最多的BGA无铅锡球（1292颗）是落在A6/CPU六层载板之底面，与十层ELIC式PCB之顶面做为贴装互连之球脚；而无铅凸块（Bump）则事先长在芯片的底面，然后再覆焊于六层载板上以完成FC-BGA的封装。
从功能上来说无铅Ball与无铅Bump两者都是做为互连之用，但体积较小的称为Bump而且极为昂贵，是事先用于CPU的覆晶封装体（Flip Chip Package）之加工。至于体积较大又较便宜的Ball却是后来用在PCB的组装（PCB Assembly）加工；而两者先后与大小并不相同，下图6即可清楚加以辨别。
2.2 PoP的开发与量产用途
PoP是Package on Package的缩写，望文生义可知是将某个IC封装体叠焊在另一枚IC封装体之正上方，如此一来将有两大好处：
①两颗重要大型IC安装在主板之前，彼此上下先行叠焊成单件而大幅节省主板的用地。
②上下两颗最主要的IC彼此相距最近，可大幅减少高速传输中的噪声与衰减。此种PoP的概念早在2003～2005年间即可在多篇ECTC论文中介绍过，但一直到了2011年苹果公司的i4手机板上才真正见到量产用途。目前各类电子机器中仍以智能型手机板上用途最广，未来势必会再推展到平板计算机、航空电子品等密集组装产品上。
本刊之前，第一代PoP完成组装后其顶件与底件之间仍存在着很大的应力。完工产品后续各种震动中开裂的机会仍然很大，从i5手机板可清楚见到外围的两圈大型机械球脚已完成上下的机械互连（并非讯号的互连）。而且此等大型结构用的TMV（Through Mold Via）无铅球，原本是由上球与下垫锡膏两者焊接所合体而成者，仍属第一代PoP。
2.3 WLP已登上了量产的舞台
所谓的WLP是指Wafer Level Package晶圆直接贴装于主板而言，也就省掉载板而将腹底已植妥无铅凸块的芯片，直接贴焊在PCB上是一种真正的CSP。此种排除载板的裸晶组装做法当然是着眼于成本的下降。但也只能用于脚数不多的小型IC上，以防Tg不高的PCB在弯翘中造成大型芯片的破裂。
WLP最常用到的封装产品就是射频RF类比式的小号IC、USB转接器、手机照相马达驱动IC、音讯放大IC、蓝牙IC等各种手机或平板计算机（PDA）所用微型半导体之产品。
2.4 手执电子品中QFN扁平封装将取代伸脚或勾脚IC的传统封装
i5组装板反面最大型的NAND快闪存储器，即采用QFN式低矮的半高贴装。传统IC封装一向采用金属脚（Kovar 铁镍合金）与PCB的焊垫进行焊接互连，不管是双排脚或四边脚，也都要先在妥备的脚架（Lead Frame）上进行打线与封胶，然后才成为IC的完整体形，也才能在PCB上完成SMT式贴装。倘若IC封装能将所有引脚都排除不用，其好处将有：
①可节省LF脚架与引脚的成本。
②可缩小PCB板面的用地。
③可减半组装高度并节省EMC的用量。
好处虽多但QFN也有着宿命的缺点，即：
①失去引脚的缓冲将使得无铅焊点容易开裂。
②当QFN之顶垫与底垫面积太大时，锡膏内气体不易逸走必然会形成焊点空洞。