论文部分内容阅读
随着超大规模集成电路(VLSI)的特征尺寸不断缩小,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电介质材料(Low-k材料)双大马士革铜互连工艺.在诸多的双大马士革结构刻蚀工艺中,金属硬掩膜一体化刻蚀工艺是迄今为止最为先进的工艺.随着半导体工艺不断发展和特征线宽不断收缩,缺陷问题所带来的挑战越来越突出.本文着重就55nm金属硬掩膜一体化刻蚀工艺存在的刻蚀残留问题展开课题研究并提出改善方案,以期有效地改善刻蚀残留缺陷问题.