论文部分内容阅读
针对扩频通信系统的载波同步，提出一套完善的数字锁相环设计方案．该方案利用新颖的可控根法完成1～3阶模拟锁相环（APLL）环路参数设计，并实现从模拟域到数字域的转换，得到的数字锁相环（DPLL）的环路参数由单边环路噪声带宽BL和采样间隔丁确定．分别对各阶数字锁相环的稳定约束、各种输入条件下的相位误差瞬态响应、稳态相位误差以及存在噪声时环路的跟踪性能进行理论分析，从而得到BL与T的选取原则．实验结果证明了分析的正确性和设计的有效性．