论文部分内容阅读
提出了一种二维DCT快速算法的FPGA实现结构,采用快速算法将二维DCT分解成一维DCT的两次运算,其中一维DCT采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗。提出了一种高效的矩阵转置实现方法,一个时钟可以完成8个数据读写。实验结果验证了二维DCT核设计功能和时序的正确性,最高可工作在110MHz,可用于基于DCT压缩的实时图像处理。