论文部分内容阅读
采用Zynq7000系列的APSoC开发平台设计了位同步实验,该位同步锁相环的中心频率可通过上位机配置,以适应不同速率数据流的需求。利用APSoC的PL部分完成位同步锁相环的设计,PS部分完成Zynq内核搭建,且Zynq内核与位同步锁相环通过AXI总线实现互联。通过对Zynq软件编程,上位机可通过串口对位同步锁相环中心频率配置。实验中设计了自测平台,验证同步系统的正确。