【摘 要】
：
随着动态随机存取存储器(DRAM)的工作频率不断提高,导致DRAM芯片的时钟输出电路中的时钟树信号线路径需要完全匹配,甚至相同.本文论述了一种低失配时钟输出电路设计,包括时钟产生电路、供电模块、以及多个时钟输出模块,时钟产生电路与时钟输出模块之间均通过时钟树信号线连接,供电模块与时钟输出模块之间均通过电源线连接,时钟树信号线采用树状结构布线,电源线也同样采用树状结构布线,从而实现消除时钟输出模块之间电源的失配,提高系统性能.
论文部分内容阅读
随着动态随机存取存储器(DRAM)的工作频率不断提高,导致DRAM芯片的时钟输出电路中的时钟树信号线路径需要完全匹配,甚至相同.本文论述了一种低失配时钟输出电路设计,包括时钟产生电路、供电模块、以及多个时钟输出模块,时钟产生电路与时钟输出模块之间均通过时钟树信号线连接,供电模块与时钟输出模块之间均通过电源线连接,时钟树信号线采用树状结构布线,电源线也同样采用树状结构布线,从而实现消除时钟输出模块之间电源的失配,提高系统性能.
其他文献
进入21世纪,随着太空经济时代的到来,航天在政治、军事、科技、经济、社会领域的作用越来越显著,地位越来越突出.我国建设创新型国家、军民协同发展、实现富国强军等战略的提出,都对航天产业的发展提出了更高的要求.建设航天强国是实现中华民族伟大复兴的关键基础,是服务我国军事战略、保障我国国家安全在新一轮发展中抓住机遇、实现自身腾飞的重要环节,是应对太空经济时代竞争的重要保障.为进一步适应新时代的发展要求,需要对世界航天科技领域关键技术进行深化研究,在发展过程中,必须重视自主创新的重要作用.现阶段我国正向更高的科技
2021年1月,地球上新年将至,人们即将结束一年忙碌的工作,迎来片刻休憩.而远在38万千米外的月球上,一只勇敢的小兔子却仍在“一步一个脚印”地工作着,它认真地竖起“耳朵”、睁大“眼睛”,边走边探,兢兢业业地在月球背面进行着伟大的探险.它就是我们的“玉兔”二号月球车.在小兔子身后陪伴它的是负责进行原位探测的“嫦四姐姐”.与此同时,环绕在地月L2点的“鹊桥”中继星则在天上默默地“倾听”它们的诉说,将“嫦娥”四号探测到的一手科学数据发回地球.月背工作“三人小组”配合默契、工作高效,共同为揭开月球的秘密而努力着.
2021年12月22-23日,由中国半导体行业协会集成电路设计分会、“核高基”国家科技重大专项总体专家组、中国集成电路设计创新联盟共同主办的“中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛(ICCAD 2021)”在无锡太湖国际博览中心成功召开.国家相关部委和地方领导、国内外有关专家、各地方基地和行业协会代表、国内外集成电路设计企业及IP服务厂商、电子设计自动化工具(EDA)厂商、代工(Foundry)厂商、封装测试厂商、系统厂商、风险投资公司、集成电路产业园区和有关媒体代表等近900家
本文重点对美国家集成电路的基本情况进行梳理,包括商业模式、发展趋势等,并对保障体系、创新发展思路及措施进行研究;同时,梳理了知识产权保护体系、军民融合发展体系、创新技术战略支撑体系、可信供应系统体系、人才培养及引进体系等,分析美国对我国集成电路的“遏制”态势与政策.基此,对我国集成电路的发展提出相关对策建议.
作为信息产业基础核心的集成电路产业,具有战略性、基础性.浙江省在集成电路产业方面起步较早,且在发展过程中逐步具备了较具特色的产业优势,特别是在集成电路产业规模、新产业平台的增长规模迅速、产业应用服务化平台丰富,但浙江省集成电路发展仍存在技术差距制约、研发创新力薄弱、人才支撑体系不健全等现实问题.因此,对于浙江省而言构建产业基地,向集成电路设计领域发展具有开拓意义.通过对浙江省集成电路产业发展现状分析,梳理其发展过程中存在的问题,提供提升浙江省集成电路产业发展的对策.
尊敬的各位领导、企业家朋友们、女士们、先生们,上午好!rn今天,在无锡这座太湖之滨的江南名城,我们隆重召开2021年度中国半导体行业协会集成电路设计分会年会.我谨代表设计分会向给予本次会议大力支持的无锡市人民政府表示衷心的感谢,向各位企业家朋友们和关心集成电路设计业发展的各界人士表示热烈的欢迎,向付出艰辛汗水的会议工作人员表示诚挚的问候.
0前言rn2020年中国大陆集成电路进口额3500亿美元.如此巨大的进口额,为国内集成电路设计公司提供机遇的同时,也提出了挑战.一家初创IC设计公司要有比较好的发展,需要做好三件事,首先是做对IC,其次是技术过关,再次是会销售.所谓做对IC是指适合公司技术特长的,需求量大、需求趋势良好、竞争少的IC.
本文提出了一种适用于医疗信号处理的事件驱动型模数转换器(Level Crossing ADC)的电路,电路去掉了传统ADC固有的采样模块,采用1-bit DAC电路,低电源电压的架构.本设计采用SMIC 0.18μm CMOS工艺,电源电压为0.8V,单输入通道,在MATLAB的数据处理结果表明,整个电路共消耗功耗为0.41uw@1 KHz,信噪失真比(SNDR)为51.6db@1 KHz.
本文介绍了一种基于ALU运算单元的译码器分配电路硬件设计,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证.该译码分配电路实现了对ALU指令行进行逻辑解析,译成各个控制字,控制ALU指令的执行.
基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达60dB以上,电源抑制比轻载时可达-52dB,重载时可达-62dB.