论文部分内容阅读
论述了利用Verilog HDL语言实现ISA端口操作和脉冲驱动RAM接口逻辑设计,并充分利用端口读操作脉冲的所有信息(前后沿和其低电平)实现了微机-端口-RAM的流水线式接口设计,设计原理及其编程简洁,基于可编程逻辑器件FPGA的逻辑实现使外部硬件连接布线简单可靠;逻辑仿真结果符合硬件接口时序的要求,在线阵CCD数据采集系统中应用效果良好.