论文部分内容阅读
讨论了组合逻辑电路的时序安全可替换性问题,即如何判断一个组合逻辑电路可以替换另一个组合逻辑电路而电路的速度不会降低.提出了一种新的判断时序安全可替换性的方法.该方法通过计算组合逻辑电路的延迟特征函数的蕴涵关系来判断时序安全可替换性,避免了直接计算电路的精确延迟特征,从而提高了算法的效率,使其可以对更大规模的组合逻辑电路进行时序分析.