论文部分内容阅读
摘要：针对传统串行滤波器无法满足工程实时性要求的问题，在分析传统FIR滤波器处理结构的基础上，提出一种基于多滤波器并行处理方式的高速FIR滤波器设计方法，使用多个低速率低阶数滤波器并行工作达到高速率高阶数滤波器的处理效果。仿真试验表明：该方法能够基于FPGA并行处理的架构，实现高速FIR滤波器的有效设计，解决在工程应用中高速率滤波器设计困难的问题。