论文部分内容阅读
时钟树综合是芯片后端设计至关重要的一环,时钟偏差成为限制系统时钟频率的主要因素.本文以一款TSMC 0.25 μm工艺的RISC微处理器芯片为例,介绍了使用Synopsys公司的 P&R工具Astro进行时钟树综合和优化的方法,并与Silicon Ensemble在综合后的时钟偏差上作了对比,结果显示使用前者比后者时钟偏差减小百分之十四以上.