随着信息技术的发展,社会信息化程度逐渐提高,在现代社会的生产和生活中,信息安全问题时有发生。量子密钥分发（Quantum Key Distribution,QKD）作为量子密码技术中最接近实用化的技术,能够实现通信双方在理论上的无条件安全性,已成为抵御信息安全风险的有效技术手段之一。其中,连续变量量子密钥分发（Continuous-Variable QKD,CV-QKD）以光场的正交分量为信息载体,采用标准通信器件和通用探测技术,能够与现有经典光通信网络相融合,在技术难度和实现成本方面具有明显的优势。目前该技术发展日渐成熟,正逐步从实验研究向实用化方向迅速发展。CV-QKD从提出协议到实验实现的发展过程中,衍生出多项关键技术,包括真随机数技术、高速同步时钟恢复技术、实时相对相位精确锁定技术、实时偏振动态锁定技术、实时数据后处理技术以及密集波分复用技术和偏振复用技术等。为了满足当前CV-QKD在实用化方面的性能需求,许多关键技术仍需要进一步研究。在本文研究的基于高斯调制的相干态CV-QKD系统中,随机数的质量直接决定了系统的安全性,在CV-QKD系统中具有举足轻重的地位。发送端Alice需要将高斯分布的随机信息调制到正交分量上制备量子态,而接收端Bob需要随机选择测量基。如果这些随机信息被恶意攻击者获得或篡改,那么CV-QKD过程从本质上讲与直接通过公共信道传输过程没有任何区别,更没有安全性与保密性可言。另一方面,硬件电路系统作为CV-QKD系统的重要基础支撑,其参数指标直接制约着CV-QKD系统的整体性能。例如硬件系统主时钟频率直接决定了最终系统密钥率,探测器输出信号的高精度采集可以实现系统额外噪声的准确评估,高速实时相位和偏振锁定的精确控制会提高系统的稳定性等。因此,硬件电路系统与真随机数产生技术作为系统核心组成和关键技术,在面对实用化样机系统的高稳定性和高性能需求时,迫切需要更进一步的研究。本论文主要围绕CV-QKD的真随机数产生与硬件电路系统两大关键技术展开研究,主要包括了以下几个方面工作:研究并实现基于FPGA（Field Programmable Gate Array）的高速物理真随机数发生器。分析影响物理真随机数发生器安全性和随机性的主要因素,选择自定时振荡环的相位抖动作为从熵源,通过已证明安全性的Toeplitze提取器从采样单元输出的原始序列中提取随机数。通过对熵源和采集过程进行建模,计算输出序列的最小熵的下限,以保证提取器输出序列的随机性。在结构设计方面,分析了熵源和后处理过程中的关键参数对吞吐量和消耗的硬件资源的影响,通过联合优化随机数发生器结构中的熵源通道并行度和后处理提取器的提取效率,在XC7VX485T FPGA芯片上以7.29%的总硬件资源消耗实现了吞吐量达到10 Gbps,有效提高了硬件资源利用率,为实现高速随机数生成器提供了优化设计策略。研究并实现了基于去边界和并行采样的量子随机发生器。通过分析随机发生器的基础采样模型中最坏条件最小熵和平均条件最小熵的计算过程,确定影响条件最小熵的主要因素。在此基础上,提出了两种改进方法来增强在最坏情况和平均情况下独立于经典噪声的随机性,并优化了量子随机数发生器（Quantum Random Number Generator,QRNG）中的主要参数。通过采用从采样输出数据去除边界饱和区间的方法,抑制边界饱和区间的条件概率对条件最小熵的影响,增强了输出序列的随机性。通过采用多通道并行采样方法,消除了单个模数转换器（Analog to Digital Converter,ADC）的有限分辨率的限制。同时结合非等间隔采样方式,获得更多独立于经典噪声的条件最小熵。最后,将以上两种方法应用于基于量子真空起伏的QRNG。实验表明,与采样分辨率为n（28）8(n（28）16)的基础模型相比,联合模型的条件最小熵的上限大约增加了31.30%（19.62%）。在等效分辨率相同情况下,对于n（28）10和n（28）18,联合模型仍然可以分别实现4.77%和5.71%的改善。设计并实现了CV-QKD硬件电路系统。通过分析CV-QKD系统功能和主要性能参数,设计并实现了基于FPGA的CV-QKD系统的硬件电路。主要包括高速数据采集子卡、高速控制系统卡以及数据实时后处理卡三大部分,其中高速数据采集子卡实现CV-QKD系统探测信号的高精度采集和信号输出功能;高速控制系统卡主要实现GG02协议中实时性要求较高的底层协议功能。数据实时后处理卡主要为实时数据协调和私密放大功能提供支持。通过设计高速数据采集、高速数据缓存以及多通道数据传输等逻辑功能,实现了硬件电路与协议实现之间的良好协调。硬件电路系统测试结果达到了预期目标。上述工作有效地解决了CV-QKD样机系统的实时处理能力和稳定性问题,推进了系统的实用化。