本论文详细描述了FPU1750A（基于MIL—STD—1750A标准的浮点执行部件的简称）的设计和实现。在该课题的研究中，我们采用了目前ASIC设计中最先进的高层次设计方法，使用硬件描述语言VHDL对其进行描述，最后完成了系统仿真，并通过了原理样机的验证。 对浮点运算的数据类型、数值基础及运算环境等的分析理解是进行浮点执行部件设计的前提，而对其体系结构分析则是系统设计的关键。本论文结合对整个微处理器NPU1750A体系结构分析研究的基础上，对自主设计的浮点执行部件部件（FPU）设计做了详细的分析阐述，包括算法的选择，各个子模块的划分和功能描述，以及他们的协调工作。设计时主要的指导思想是将数据通路尽量规整化，控制流状态机（FSM）精简化。 本论文在完成体系结构设计的同时，结合系统的综合与实现，对VHDL可综合编码风格进行了初步的探讨，根据电路对时间与面积的要求与约束，指出了设计与编码时的一些注意事项和技巧：并介绍了一些有关FPGA实现的知识。