在有线或无线通信系统中，码间干扰（IIS）是信道非理想特性的主要因素，若不对其进行抑制，将在接收端产生很高的误码率。均衡器作为主要的ISI补偿手段，在现代高性能通信设备中，已成为必备的组成模块。设计具有收敛速度高、残留误差小及硬件资源少的均衡算法，是当前均衡技术的研究热点。本文针对现代通信中常用的正交幅度调制（QAM）方式，提出了一种新型高效的均衡算法，设计了含新算法的均衡器的实现架构，并在FPGA平台上验证了此均衡器的可实现性和优越性。 本文从均衡理论着手，分析了码间干扰的成因、均衡器的实现结构、算法的最优化准则及评判标准，并讨论了几种典型的均衡算法。在停走算法（Stop-and-Go）思想的指导下，结合常模算法（CMA）和面向判决的最小均方算法（DD-LMS）各自的优点，推导出一种新型的均衡算法SGLMS-CMA。通过Matlab仿真得知，从性能方面与CMA算法相比，SGLMS-CMA具有收敛速度快近5倍、残留MSE改善约7dB、收敛过程乘加运算的总次数减少79．5％、对步长不敏感和可纠正残留相偏的优点。 在通用CMA+DD-LMS双模式均衡器结构的基础上，提出了SGLMS-CMA+DD-LMS双模式均衡器结构，并对新型均衡器的总体结构及时序进行了规划，确定了运算法则、数据位宽及量化精度，详细论述了具体模块的电路结构及逻辑功能，对均衡器整体代码进行了功能仿真、逻辑综合及版图设计。 在Altera FPGA EP2S130平台上对新型均衡器整体代码进行了功能验证，结果表明在所有支持的QAM模式下，新型均衡器的误码率和锁定时间均完全符合系统要求，且与通用CMA+DD-LMS均衡器相比，在误码率基本相同的情况下，新型均衡器的硬件资源增加约5．0％、锁定时间减小约80．0％。