随着LTE的商用化,在LTE系统高带宽和高实时性的要求下,传统移动通信网络遇到了极大的困难与挑战。为了应对这种挑战,中国移动于2009年提出了CRAN网络。而在C-RAN网络的部署中,需要通信加速器等专用硬件对其进行协助处理。本文对基于LTE的通信加速器中的Turbo译码部分进行了研究,重点研究了Turbo译码的设计与实现。本文首先对编码进行了简单分析,在此基础上,对三种译码算法(MAP算法、Log-MAP算法和MAX-Log-MAP算法)原理、计算复杂度和译码性能进行了深入研究,最后综合考虑性能与复杂度,选择MAX-Log-MAP算法作为本文的硬件实现算法。为了提高Turbo译码的性能,降低译码延时,本文对多种译码关键技术进行了研究。首先给出了一种SISO译码器级并行结构,并分析不同因子取值对最终译码结果的影响,并与传统译码结构进行仿真对比,结果显示此译码结构性能优于传统结构。同时分析了分块并行滑动窗译码,以及分块数对其性能的影响,并对基四算法进行了详细推导。接下来分析了并行QPP交织器的无冲突性,并简化计算过程。然后,分析了不同的迭代停止判决准则,并提出了并行HDA准则。最后进行了定点仿真。本文对通信加速器Turbo译码进行了设计与FPGA实现。首先分析了通信加速器Turbo译码的系统架构和顶层接口。接着分析各个子模块的接口,着重分析了解速率匹配模块和Turbo译码子模块的具体实现结构及部分模块的详细设计,并对两个模块分别进行了Modelsim仿真。然后对整体模块进行了仿真,在Altera公司的Stratix V(芯片型号:5SGXEA7K2F35C2)上进行了板级测试,并对通信加速器Turbo编译码进行了联合测试。最后给出了通信加速器Turbo译码的资源消耗与部分性能指标。本文最终实现了通信加速器Turbo译码的全部功能(包括解速率匹配和译码),结合通信加速器Turbo编码,可以很好地协助通用处理平台进行Turbo编译码相关工作。