随着深亚微米技术的出现和集成电路制造工艺的进步，集成电路从超大规模集成电路阶段发展成为片上系统（SoC）与片上网络（NoC）阶段。SoC设计的方法主要有软硬件协同设计、设计复用和与底层相结合设计三种。由于通过集成大量知识产权（IP）核实现SoC的设计方法具有开发周期短、设计简单和性能稳定等优点，因此该方法得到广泛的应用。虽然IP核复用的方法简化了SoC的设计，但是由于IP核的复杂性和数模混合IP核的应用增加等问题，导致SoC的测试越来越困难。目前，国内外对于数字集成电路的测试已经能够很好的完成，而对于混合信号集成电路的测试则还存在不足。随着混合信号电路在SoC中的应用越来越广泛，对于混合信号电路的测试需求变得越来越强烈，因此，如何解决混合信号电路的测试是解决SoC测试问题的关键。　　本研究主要内容包括：⑴针对具有特殊测试要求的IP核采用内建自测试（BIST）。主要完成基于BIST方法的ADC测试IP核的设计与验证，所设计的ADC测试IP核能够完成对ADC的呆滞故障、静态参数和动态参数的测量。⑵针对可以互联测试的数模混合IP核采用联合测试。主要完成数模混合SoC联合测试所需的测试结构和测试调度算法的设计与验证，其测试后只需要对链路的输出数据进行检测就能够快速确定链路上是否存在故障，并且根据多条链路进行故障定位。