随着微电子工艺水平和芯片集成化程度的不断提高，直接数字频率合成(DDS)技术日益显示出它的优越性，在频率合成领域得到广泛的应用。它具有频率分辨率高、相位变化连续、易于产生各种调制信号、可输出任意波形和便于集成的优点。目前可快速跳变的细分辨率信号主要基于单片集成的DDS芯片产生。但是集成的DDS芯片为了保证良好的杂波特性，频率转换时间在百纳秒级，无法满足超高速捷变的要求。本文研究基于FPGA的高速DDS设计，在保证杂波抑制、相位噪声等指标的前提下将频率转换时间压缩到36ns。　　本课题作为总装通用测试专业某预研项目的关键模块，根据该预研项目的总体技术指标要求，在介绍DDS的基本原理和数字上变频的理论基础后，给出了高速基带信号发生器的方案设计，并对方案进行了可行性分析。本文研究基于FPGA的高速DDS设计，提高频率转换速度;研究并行DDS技术，拓展输出频率范围;研究低杂波发生技术，在频率捷变的同时保持低杂波特性;研究DDS查找表容量压缩技术，解决FPGA片上存储资源有限的瓶颈;研究矢量调制技术，采用成形滤波器和积分梳状滤波器级联的方式达到可变码速率调制的目的。最后对实现的高速基带信号发生器进行了测试并对测试结果进行了分析，在结论中还给出了本文的创新点。　　测试结果表明本文设计实现的高速基带信号发生器满足了总体项目指标要求，为总体项目目标的实现提供了可靠的保证。